$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Method of fabricating semiconductor device 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-021/4763
출원번호 US-0465397 (1999-12-17)
우선권정보 JP-0361218 (1998-12-18); JP-0361221 (1998-12-18); JP-0361222 (1998-12-18)
발명자 / 주소
  • Sakamoto, Tatsuya
출원인 / 주소
  • Rohm Co., Ltd
대리인 / 주소
    Arent Fox Kintner Plotkin Kahn
인용정보 피인용 횟수 : 31  인용 특허 : 3

초록

A method for disposing metal wiring on the surface of an insulating film formed on a semiconductor substrate. A recess is formed in the insulating film, and a metal wiring film composed of a metal wiring material is laminated on the insulating film having the recess formed therein. Further, the meta

대표청구항

1. A method of fabricating a semiconductor device by disposing metal wiring on a surface of an insulating film formed on a semiconductor substrate, comprising the steps of: forming a recess in the insulating film; laminating a barrier metal film on the insulating film having the recess formed th

이 특허에 인용된 특허 (3)

  1. Lin Xi-Wei, Method of minimizing dishing during chemical mechanical polishing of semiconductor metals for making a semiconductor device.
  2. Simon Chooi SG; Mei Sheng Zhou SG; Tak Yan Tse SG, Method to remove excess metal in the formation of damascene and dual interconnects.
  3. Ming-Shiou Shieh TW; Hsiao-Sheng Chin TW, Planarization method on a damascene structure.

이 특허를 인용한 특허 (31)

  1. Li, Xia, Magnetic tunnel junction structure.
  2. Li, Xia, Magnetic tunnel junction structure.
  3. Li, Xia, Magnetic tunnel junction structure.
  4. Yang, Tao; Zhao, Chao; Li, Junfong, Method for improving within die uniformity of metal plug chemical mechanical planarization process in gate last route.
  5. Hsieh, Yeou-Lang; Lin, Chin-Min; Wang, Jiann-Jong, Methods for planarization of dielectric layer around metal patterns for optical efficiency enhancement.
  6. Lin,Mou Shiung; Lee,Jin Yuan, Post passivation structure for semiconductor chip or wafer.
  7. Kim, Tae Woo, Semiconductor device and method for manufacturing the same.
  8. Kim,Tae Woo, Semiconductor device and method for manufacturing the same.
  9. Lin, Mou-Shiung, Top layers of metal for high performance IC's.
  10. Lin, Mou-Shiung, Top layers of metal for high performance IC's.
  11. Lin, Mou-Shiung, Top layers of metal for high performance IC's.
  12. Lin, Mou-Shiung, Top layers of metal for high performance IC's.
  13. Lin, Mou-Shiung, Top layers of metal for high performance IC's.
  14. Lin, Mou-Shiung, Top layers of metal for high performance IC's.
  15. Lin, Mou-Shiung, Top layers of metal for high performance IC's.
  16. Lin, Mou-Shiung; Lee, Jin-Yuan, Top layers of metal for high performance IC's.
  17. Lin, Mou-Shiung; Lee, Jin-Yuan, Top layers of metal for high performance IC's.
  18. Lin, Mou-Shiung; Lee, Jin-Yuan, Top layers of metal for high performance IC's.
  19. Lin,Mou Shiung, Top layers of metal for high performance IC's.
  20. Lin,Mou Shiung, Top layers of metal for high performance IC's.
  21. Lin,Mou Shiung, Top layers of metal for high performance IC's.
  22. Lin,Mou Shiung, Top layers of metal for high performance IC's.
  23. Lin,Mou Shiung, Top layers of metal for high performance IC's.
  24. Lin,Mou Shiung, Top layers of metal for high performance IC's.
  25. Lin,Mou Shiung, Top layers of metal for high performance IC's.
  26. Lin,Mou Shiung, Top layers of metal for high performance IC's.
  27. Lin,Mou Shiung, Top layers of metal for high performance IC's.
  28. Lin,Mou Shiung, Top layers of metal for high performance IC's.
  29. Lin,Mou Shiung, Top layers of metal for high performance IC's.
  30. Lin,Mou Shiung, Top layers of metal for high performance IC's.
  31. Lin, Mou-Shiung; Chou, Chiu-Ming; Chou, Chien-Kang, Top layers of metal for integrated circuits.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로