$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Method of forming embedded copper interconnections and embedded copper interconnection structure

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-021/44
출원번호 US-0118228 (2002-04-09)
우선권정보 JP-0272001 (1997-09-18)
발명자 / 주소
  • Ogure, Naoaki
  • Inoue, Hiroaki
출원인 / 주소
  • Ebara Corporation
대리인 / 주소
    Wenderoth, Lind & Ponack, L.L.P.
인용정보 피인용 횟수 : 3  인용 특허 : 18

초록

Embedded interconnections of copper are formed by forming an insulating layer, forming embedded interconnections of copper in the insulating layer, making an exposed upper surface of the insulating layer and an exposed surface of the embedded interconnections of copper coplanar according to chemical

대표청구항

1. A method of forming a layer of embedded interconnections of copper, comprising:forming an insulating layer;forming embedded interconnections of copper in the insulating layer;planarizing an exposed surface of the insulating layer including an exposed surface of the embedded interconnections of co

이 특허에 인용된 특허 (18)

  1. Farooq Mukta S. (Hopewell Junction NY) Kaja Suryanarayana (Hopewell Junction NY) Perfecto Eric D. (Poughkeepsie NY) White George E. (Hoffman Estates IL), Capped copper electrical interconnects.
  2. Farooq Mukta Shaji ; Kaja Suryanarayana ; Perfecto Eric Daniel ; White George Eugene, Capped copper electrical interconnects.
  3. Jones Robert M. (61 Union St. Attleboro MA 02703), Hermetically sealed semiconductor ceramic package.
  4. Chakravorty Kishore K. (Issaquah WA) Tanielian Minas H. (Bellevue WA), Interconnect structures having tantalum/tantalum oxide layers.
  5. Dubin Valery ; Ting Chiu, Method for fabricating copper-aluminum metallization.
  6. Tsai Ming Hsing,TWX ; Shue Shaulin,TWX, Method for forming a copper damascene structure over tungsten plugs with improved adhesion, oxidation resistance, and diffusion barrier properties using nitridation of the tungsten plug.
  7. Farooq Mukta S. (Hopewell Junction NY) Kaja Suryanarayana (Hopewell Junction NY) Perfecto Eric D. (Poughkeepsie NY) White George E. (Hoffman Estates IL), Method for forming capped copper electrical interconnects.
  8. Lopatin Sergey, Method of electroless ag layer formation for cu interconnects.
  9. Pan Ju-Don T. (Austin TX), Method of making an electrical multilayer interconnect.
  10. Gupta Subhash,SGX ; Ho Paul Kwok Keung,SGX ; Zhou Mei Sheng,SGX ; Chockalingam Ramasamy,SGX, Method to avoid copper contamination during copper etching and CMP.
  11. Gupta Subhash,SGX ; Ho Kwok Keung Paul,SGX ; Zhou Mei-Sheng,SGX ; Chool Simon,SGX, Method to avoid copper contamination on the sidewall of a via or a dual damascene structure.
  12. Chan Lap ; Li Sam Fong Yau,SGX ; Ng Hou Tee,SGX, Method to encapsulate copper plug for interconnect metallization.
  13. Takada Jun (Hyogo JPX) Nakajima Akihiko (Hyogo JPX) Hayashi Katsuhiko (Hyogo JPX) Asaoka Keizo (Hyogo JPX) Tawada Yoshihisa (Hyogo JPX), Photovoltaic device.
  14. Joshi Rajiv V. ; Cuomo Jerome J. ; Dalal Hormazdyar M. ; Hsu Louis L., Refractory metal capped low resistivity metal conductor lines and vias formed using PVD and CVD.
  15. Zhao Bin (Austin TX) Vasudev Prahalad K. (Austin TX) Dubin Valery M. (Cupertino CA) Shacham-Diamand Yosef (Ithaca NY) Ting Chiu H. (Saratoga CA), Selective electroless copper deposited interconnect plugs for ULSI applications.
  16. Arai Hajime (Itami JPX) Furuta Isao (Itami JPX) Kuroki Hidefumi (Itami JPX) Arima Junichi (Itami JPX) Hirata Yoshihiro (Itami JPX) Harada Shigeru (Itami JPX), Semiconductor device and a method of producing same.
  17. IIjima Tadashi,JPX ; Ono Hisako,JPX ; Ushiku Yukihiro,JPX ; Nishiyama Akira,NLX ; Nakasa Naomi,JPX, Semiconductor device and method of manufacturing the same.
  18. Rathore Hazara S. ; Dalal Hormazdyar M. ; McLaughlin Paul S. ; Nguyen Du B. ; Smith Richard G. ; Swinton Alexander J. ; Wachnik Richard A., Sub-quarter-micron copper interconnections with improved electromigration resistance and reduced defect sensitivity.

이 특허를 인용한 특허 (3)

  1. Yakobson,Eric; Hurtubise,Richard; Witt,Christian; Chen,Qingyun, Capping of metal interconnects in integrated circuit electronic devices.
  2. Yakobson,Eric; Hurtubise,Richard; Witt,Christian; Chen,Qingyun, Capping of metal interconnects in integrated circuit electronic devices.
  3. Kozhukh,Michael; Rashkovskiy,Oleg, Interconnect structures in a semiconductor device and processes of formation.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트