$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Methods for producing electrode and semiconductor device 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-021/44
  • H01L-021/4763
출원번호 US-0950250 (2001-09-10)
우선권정보 JP-0275695 (2000-09-11)
발명자 / 주소
  • Asami, Yukio
출원인 / 주소
  • Sony Corporation
대리인 / 주소
    Depke, Robert J.
인용정보 피인용 횟수 : 7  인용 특허 : 9

초록

A method for producing an electrode enabling fabrication of small electrodes at a high dimensional accuracy without being affected by the number of connections between chips, comprising the steps of forming an insulating film on an interconnection pattern of a semiconductor chip, forming a mask laye

대표청구항

1. A method for producing electrode contacts for a semiconductor chip having a plurality of previously formed individual semiconductor integrated circuit elements secured to a substrate comprising the steps of: forming an insulating film on an interconnection pattern of a first integrated circuit el

이 특허에 인용된 특허 (9)

  1. Mei Sheng Zhou SG; Sangki Hong SG; Simon Chooi SG, Aluminum and copper bimetallic bond pad scheme for copper damascene interconnects.
  2. Liao Kuan Y. (3932 Capri Irvine CA 92714) Chow Yu C. (4901 Flagstar Irvine CA 92714) Chin Maw-Rong (19172 Homestead La. Huntington Beach CA 92646) Rhoades Charles S. (1711 Huntington St. #4 Huntingto, Fully recessed interconnection scheme with titanium-tungsten and selective CVD tungsten.
  3. Skala Stephen L. ; Bothra Subhas, Method for encapsulating a metal via in damascene.
  4. Gambino Jeffrey P. (Gaylordsville CT) Jaso Mark A. (Yorktown Heights NY) Nesbit Larry A. (Wallingford CT), Method of chemically mechanically polishing an electronic component.
  5. Doan Trung T. (Boise ID) De Bruin Leendert (Eindhoven NLX) Grief Malcolm K. (Eindhoven NLX) Godon Harald (Tornesch DEX), Method of forming a configuration of interconnections on a semiconductor device having a high integration density.
  6. Mo Roy (Flushing NY), Method of making self-aligned tungsten interconnection in an integrated circuit.
  7. Kakehashi Eiichirou,JPX, Method of manufacturing a contact plug.
  8. Hisaya Takahashi JP, Mounting substrate with a solder resist layer and method of forming the same.
  9. Idaka Toshiaki (Yokohama JPX) Ezawa Hirokazu (Tokyo JPX), Semiconductor process for forming bump electrodes with tapered sidewalls.

이 특허를 인용한 특허 (7)

  1. Min, Chung Ki; Ko, Yong Sun; Kim, Kyung Hyun, Electrode structure and method of manufacturing the same, phase-change memory device having the electrode structure and method of manufacturing the same.
  2. Zierath, Daniel J.; Chowdhury, Shaestagir; Tsang, Chi-Hwa, Electroless filled conductive structures.
  3. Tuominen, Risto; Iihola, Antti; Palm, Petteri, Method for manufacturing a circuit board structure.
  4. Holma, Antti; Kokko, Peter, Method for manufacturing a circuit board system with mechanical protection.
  5. Kraft, Guenther; Joos, Stephan; Orcic, Krunoslav; Knappich, Walter; Berthomier, Didier, Method for producing a circuit board system.
  6. Li, Hongqi; Jindal, Anurag; Vasilyeva, Irina, Methods of exposing conductive vias of semiconductor devices and associated structures.
  7. Tanida, Kazumasa; Nemoto, Yoshihiko; Umemoto, Mitsuo, Semiconductor device production method and semiconductor device.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로