최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0140112 (2002-05-08) |
우선권정보 | JP-0226876 (1999-08-10) |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
인용정보 | 피인용 횟수 : 1 인용 특허 : 33 |
After formation of Cu interconnections 46 a to 46 e each to be embedded in an interconnection groove 40 of a silicon oxide film 39 by CMP and then washing, the surface of each of the silicon oxide film 39 and Cu interconnections 46 a to 46 e is treated with a reducing plasma (ammonia plasma)
1. A manufacturing method of a semiconductor integrated circuit device, comprising:(a) forming a first interconnection groove in a first insulating film over a first main surface of a wafer;(b) forming a barrier metal film over an upper surface of the first insulating film and an inner surface of th
※ AI-Helper는 부적절한 답변을 할 수 있습니다.