$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Scan cell systems and methods 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H03K-019/00
출원번호 US-0328203 (2002-12-23)
발명자 / 주소
  • Sabbavarapu, Anil K.
  • Jaber, Talal K.
  • McFarland, Grant W.
  • Sunkerneni, Paven R.
  • Wu, David M.
출원인 / 주소
  • Intel Corporation
대리인 / 주소
    Buckley, Maschoff & Talwalkar LLC
인용정보 피인용 횟수 : 39  인용 특허 : 3

초록

According to some embodiments, a circuit includes a Domino state element, a master latch to receive a first clock signal and to store a value in the Domino state element in response to the first clock signal, and a slave latch to receive a second clock signal and to output the value in response to t

대표청구항

1. A circuit comprising:a Domino state element to receive a data signal;a master latch to receive a first clock signal and to store a value in the Domino state element in response to the first clock signal; anda slave latch to receive a second clock signal and to output the value in response to the

이 특허에 인용된 특허 (3)

  1. Klass Edgardo F., Edge-triggered staticized dynamic flip-flop with scan circuitry.
  2. Parvathala Praveen ; Gruner Fred, Method and apparatus for scan testing dynamic circuits.
  3. Colon-Bonet, Glenn T; Naffziger, Samuel D; Arnold, Barry J; Sullivan, Thomas Justin, Method for adding scan controllability and observability to domino CMOS with low area and delay overhead.

이 특허를 인용한 특허 (39)

  1. Pitkethly, Scott; Masleid, Robert Paul, Advanced repeater utilizing signal distribution delay.
  2. Pitkethly, Scott, Advanced repeater with duty cycle adjustment.
  3. Pitkethly, Scott, Advanced repeater with duty cycle adjustment.
  4. Pitkethly, Scott, Advanced repeater with duty cycle adjustment.
  5. Ware, Frederick A.; Palmer, Robert E.; Poulton, John W.; Fuller, Andrew M., Chip-to-chip signaling link timing calibration.
  6. Masleid, Robert Paul; Dholabhai, Vatsal, Circuit with enhanced mode and normal mode.
  7. Masleid, Robert Paul; Kowalczyk, Andre, Circuits and methods for detecting and assisting wire transitions.
  8. Masleid, Robert, Circuits, systems and methods relating to a dynamic dual domino ring oscillator.
  9. Ware, Frederick A.; Palmer, Robert E.; Poulton, John W., Clock-forwarding low-power signaling system.
  10. Masleid, Robert Paul, Column select multiplexer circuit for a domino random access memory array.
  11. Masleid, Robert Paul, Configurable delay chain with stacked inverter delay elements.
  12. Masleid, Robert Paul, Configurable tapered delay chain with multiple sizes of delay elements.
  13. Masleid, Robert P.; Pitkethly, Scott, Cross point switch.
  14. Masleid, Robert P.; Pitkethly, Scott, Cross point switch.
  15. Masleid, Robert P.; Pitkethly, Scott, Cross point switch.
  16. Masleid, Robert P, Dynamic ring oscillators.
  17. Malik, Khurram Z.; Arengo, Andrew L., Dynamic-to-static converter latch with glitch suppression.
  18. Masleid, Robert P, Inverting zipper repeater circuit.
  19. Masleid, Robert P., Inverting zipper repeater circuit.
  20. Masleid, Robert Paul, Inverting zipper repeater circuit.
  21. Masleid, Robert, Leakage efficient anti-glitch filter.
  22. Ware, Frederick A.; Palmer, Robert E.; Poulton, John W.; Fuller, Andrew M., Memory controller with transaction-queue-dependent power modes.
  23. Ware, Frederick A.; Palmer, Robert E.; Poulton, John W.; Fuller, Andrew M., Memory controller with transaction-queue-monitoring power mode circuitry.
  24. Ware, Frederick A.; Palmer, Robert E.; Poulton, John W.; Fuller, Andrew M., Mesochronous signaling system with clock-stopped low power mode.
  25. Ware, Frederick A.; Palmer, Robert E.; Poulton, John W.; Fuller, Andrew M., Mesochronous signaling system with core-clock synchronization.
  26. Ware, Frederick A.; Palmer, Robert E.; Poulton, John W., Mesochronous signaling system with multiple power modes.
  27. Masleid, Robert Paul, Power efficient multiplexer.
  28. Masleid, Robert Paul, Power efficient multiplexer.
  29. Masleid, Robert Paul, Power efficient multiplexer.
  30. Masleid, Robert Paul, Power efficient multiplexer.
  31. Masleid, Robert Paul; Dholabhai, Vatsal; Klingner, Christian, Repeater circuit having different operating and reset voltage ranges, and methods thereof.
  32. Masleid, Robert Paul; Dholabhai, Vatsal, Repeater circuit with high performance repeater mode and normal repeater mode, wherein high performance repeater mode has fast reset capability.
  33. Stoiber, Steven T.; Siu, Stuart, Ring based impedance control of an output driver.
  34. Stoiber, Steven T.; Siu, Stuart, Ring based impedance control of an output driver.
  35. Masleid, Robert Paul; Sousa, Jose; Kottapalli, Venkata, Scannable dynamic circuit latch.
  36. Masleid, Robert P.; Burr, James B., Stacked inverter delay chain.
  37. Jaber,Talal K.; Sabbavarapu,Anil K., Test scan cells.
  38. Pitkethly, Scott; Masleid, Robert P., Triple latch flip flop system and method.
  39. Pitkethly,Scott; Masleid,Robert P., Triple latch flip flop system and method.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로