최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0443035 (2003-05-22) |
우선권정보 | JP-0168680 (2002-06-10) |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
인용정보 | 피인용 횟수 : 7 인용 특허 : 6 |
A first clamp circuit and a second clamp circuit stacked thereon in vertical respectively for clamping unwanted level voltages are provided between the high potential side power source and low potential side power source and an intermediate node formed by vertical stacking of the first clamp circuit
1. A semiconductor integrated circuit device comprising:a first input terminal for receiving a high potential side power source;a second input terminal for receiving a low potential side power source;an internal circuit, including a first terminal for receiving a power source for internal circuit wh
※ AI-Helper는 부적절한 답변을 할 수 있습니다.