$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Semiconductor integrated circuit device

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H03K-005/08
  • H03L-005/00
출원번호 US-0443035 (2003-05-22)
우선권정보 JP-0168680 (2002-06-10)
발명자 / 주소
  • Saito, Kayoko
  • Kusunoki, Mitsugu
  • Ishizuka, Hiroyasu
  • Masuda, Shinichiro
출원인 / 주소
  • Hitachi, Ltd., Hitachi ULSI Systems Co, Ltd.
대리인 / 주소
    Reed Smith LLP
인용정보 피인용 횟수 : 7  인용 특허 : 6

초록

A first clamp circuit and a second clamp circuit stacked thereon in vertical respectively for clamping unwanted level voltages are provided between the high potential side power source and low potential side power source and an intermediate node formed by vertical stacking of the first clamp circuit

대표청구항

1. A semiconductor integrated circuit device comprising:a first input terminal for receiving a high potential side power source;a second input terminal for receiving a low potential side power source;an internal circuit, including a first terminal for receiving a power source for internal circuit wh

이 특허에 인용된 특허 (6)

  1. Hung-Yi Chang TW; Yi-Hua Chang TW, Electrostatic discharge protection circuit layout.
  2. Oleg Drapkin CA; Grigori Temkine CA, I/O pad voltage protection circuit and method.
  3. Maloney Timothy J. ; Eiles Travis M., MOSFET-based power supply clamps for electrostatic discharge protection of integrated circuits.
  4. Kondo, Mamoru, Off-leak current cancel circuit.
  5. Iijima Hiroaki,JPX ; Dasai Fumihiro,JPX ; Fujino Tsutomu,JPX, Semiconductor unit.
  6. Coughlin, Jr., Terry C., Using thick-oxide CMOS devices to interface high voltage integrated circuits.

이 특허를 인용한 특허 (7)

  1. Wakita, Naoki, ESD protection circuit.
  2. Drapkin, Oleg; Temkin, Grigori; Bade, Peter, Electrostatic discharge circuit and method.
  3. Watt,Jeffrey, Gate triggered ESD clamp.
  4. Kang,Hee Bok, Nonvolatile ferroelectric memory device having power control function.
  5. Ishizuka, Hiroyasu; Tanaka, Kazuo, Semiconductor integrated circuit.
  6. Porter, John D., System and method for mitigating reverse bias leakage.
  7. Porter, John D., System and method for mitigating reverse bias leakage.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트