최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0549875 (2000-04-17) |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
인용정보 | 피인용 횟수 : 81 인용 특허 : 190 |
A pipelined multiple issue architecture for a link layer or protocol layer packet switch, which processes packets independently and asynchronously, but reorders them into their original order, thus preserving the original incoming packet order. Each stage of the pipeline waits for the immediately pr
1. A system, comprisinga packet memory;N switch engines coupled to said packet memory;NK reorder memories coupled to said N switch engines; anda reorder engine coupled to said plurality of reorder memories and disposed to receive packet headers from said reorder memories in an order in which they we
※ AI-Helper는 부적절한 답변을 할 수 있습니다.