[특허]1R1D R-RAM array with floating p-well

Sharp Laboratories of America, Inc.

검색어에 아래의 연산자를 사용하시면 더 정확한 검색결과를 얻을 수 있습니다.
검색연산자

검색도움말
검색연산자	기능	검색시 예
()	우선순위가 가장 높은 연산자	예1) (나노 (기계 \| machine))
공백	두 개의 검색어(식)을 모두 포함하고 있는 문서 검색	예1) (나노 기계) 예2) 나노 장영실
\|	두 개의 검색어(식) 중 하나 이상 포함하고 있는 문서 검색	예1) (줄기세포 \| 면역) 예2) 줄기세포 \| 장영실
!	NOT 이후에 있는 검색어가 포함된 문서는 제외	예1) (황금 !백금) 예2) !image
*	검색어의 *란에 0개 이상의 임의의 문자가 포함된 문서 검색	예) semi*
""	따옴표 내의 구문과 완전히 일치하는 문서만 검색	예) "Transform and Quantization"

과학기술 지식인프라 ScienceON

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

특허 상세정보

MyON담기

내보내기 페이스북 공유 트위터 공유 카카오톡 공유

1R1D R-RAM array with floating p-well

특허상세정보
국가/구분	United States(US) Patent 등록
국제특허분류(IPC7판)	H01L-02100
미국특허분류(USC)	438/800; 365/148
출원번호	US-0376796 (2003-02-27)
우선권정보	DE-0010180 (2002-03-07)
발명자 / 주소	Hsu, Sheng Teng Pan, Wei Zhuang, Wei-Wei Zhang, Fengyan
출원인 / 주소	Sharp Laboratories of America, Inc.
인용정보	피인용 횟수 : 8 인용 특허 : 2

초록
▼

A low-capacitance one-resistor/one-diode (1R1D) R-RAM array with a floating p-well is provided. The fabrication method comprises: forming an integrated circuit (IC) substrate; forming an n-doped buried layer (buried n layer) of silicon overlying the substrate; forming n-doped silicon sidewalls overlying the buried n layer; forming a p-doped well of silicon (p-well) overlying the buried n layer; and, forming a 1R1D R-RAM array overlying the p-well. Typically, the combination of the buried n layer and the n-doped sidewalls form an n-doped well (n-well) of ...

대표
청구항
▼

1. A method for fabricating a one-resistor/one-diode (1R1D) R-RAM array with a floating p-well, the method comprising:forming an integrated circuit (IC) substrate; forming an n-doped buried layer of silicon (buried n layer) overlying the substrate; forming a p-doped well of silicon (p-well) overlying the buried n layer; and, forming a 1R1D R-RAM array overlying the p-well. 2. The method of claim 1 further comprising:forming n-doped silicon sidewalls overlying the buried n layer; forming an n-doped well (n-well) of silicon from the combination of n-doped silicon sidewalls and the buried n layer; and, wherein forming a p-doped well of silicon (p-well) overlying the buried n layer includes forming the p-well inside th n-well. 3. The method of claim 2 wherein forming a p-well includes forming a p-well with sidewalk; and,the method further comprising: forming an oxide insulator overlying the p-well sidewalk, between the n-well and the R-RAM array. 4. The method of claim 3 wherein forming a p-well includes forming a p-well with a top surface; and,wherein forming a 1R1D R-RAM array overlying the p-well includes: forming a bit lines overlying the p-well top surface; forming b word lines overlying and orthogonal to the bit lines; and, forming (b×a) one-resistor/one-diode (1R1) elements interposed between each bit line and each overlying word line. 5. The method of claim 4 wherein forming (b ×a) one-resistor/one-diode(1R1) elements interposed between each bit line and each overlying word line includes:forming b, oxide insulated word line trenches overlying and orthogonal to the bit lines; in each trench forming a layer of p-doped silicon overlying the bit lines; forming a layer of bottom electrode (BE) overlying the p-doped layer; and, forming a layer of memory resistor material overlying the bottom electrode; and, wherein forming b word lines overlying and orthogonal to the bit lines includes forming the word lines overlying the memory resistor layers. 6. The method of claim 5 wherein forming a p-doped well of silicon (p-well) includes doping the p-well with a doping density in the range between 1×1015/cm3 and 1×1017/cm3.7. The method of claim 5 wherein forming an n-doped buried layer of silicon (n layer) overlying the substrate includes doping the n-well using a material selected from the group including phosphorous, at an energy of 500 KeV to 2 MeV, and arsenic, at an energy of 1 MeV to 5 MeV, with a doping density in the range between 1×1016/cm3 and 1×1017/cm3.8. The method of claim 5 wherein forming a bit lines overlying the p-well top surface includes forming a bit lines of n-doped silicon overlying the p-well top surface.9. The method of claim 5 wherein forming b word lines overlying and orthogonal to the bit lines includes forming word lines of top electrode (TE).10. The method of claim 5 wherein forming a layer of memory resistor material overlying the bottom electrode includes using a memory resistor material selected from the group including Pr0.3Ca0.7MnO3 (PCMO), colossal magnetoresistance (CMR), and high temperature superconductivity (HTSC) materials.11. The method of claim 5 wherein forming a layer of bottom electrode overlying the p-doped layer includes forming the bottom electrode from a material selected from the group including Pt, Ir, and Pt/TiN/Ti.12. The method of claim 1 wherein forming a p-doped well of silicon (p-well) overlying the buried n layer includes forming a p-well with a thickness in the range of 0.2 to 0.8 microns.13. A one-resistor/one-diode (1R1) R-RAM with a floating p-well, the R-RAM comprising:an integrated circuit (IC) substrate; an n-doped buried layer of silicon (buried n layer) overlying the substrate; a p-doped well of silicon (p-well) overlying the buried n layer; and, a 1R1D R-RAM array overlying and inside the p-well. 14. The R-RAM array of claim 13 further comprising:n-doped silicon sidewalls overlying the buried n layer, wherein the combination of the n-doped silicon sidewalls and the buried n layer forms an n-well; and, wherein the p-well is formed inside the n-well. 15. The R-RAM array of claim 14 wherein the p-well has sidewalls; and,the R-RAM further comprising: an oxide insulator overlying the p-well sidewalls, between the n-well and the R-RAM array. 16. The R-RAM array of claim 15 wherein the p-well has a top surface; and,wherein the 1R1D R-RAM array includes: a bit lines overlying the p-well top surface; b word lines overlying and orthogonal to the bit lines; and, (b×a) one-resistor/one-diode (1R1) elements interposed between each bit line and each overlying word line. 17. The R-RAM array of claim 16 further comprising:b oxide insulated word line trenches overlying and orthogonal to the bit lines; wherein the 1R1D elements includes: in each word line trench, a layer of p-doped silicon overlying the bit lines; a layer of bottom electrode (BE) overlying the p-doped layer; and, a layer of memory resistor material overlying the bottom; and, wherein the b word lines overlie the memory resistor layers. 18. The R-RAM array of claim 17 wherein the p-well is doped with a doping density in the range between 1×1015/cm3 and 1×1017/cm3.19. The R-RAM array of claim 17 wherein the n-well is doped with a material selected from the group including phosphorous, at an energy of 500 KeV to 2 MeV, and arsenic, at an energy of 1 MeV to 5 MeV, with a doping density in the range between 1×1016/cm3 and 1×1017/cm3.20. The R-RAM array of claim 17 wherein the a bit lines are n-doped silicon.21. The R-RAM array of claim 17 wherein the b word lines are top electrodes.22. The R-RAM of claim 17 wherein the memory resistor material is selected from the group including Pr0.3Ca0.7MnO3 (PCMO), colossal magnetoresistance (CMR), and high temperature superconductivity (HTSC) materials.23. The R-RAM of claim 17 wherein the bottom electrode is a material selected from the group including Pt, Ir, and Pt/TiN/Ti.24. The R-RAM of claim 13 wherein the p-doped well of silicon has a thickness in the range of 0.2 to 0.8 microns.25. A method for fabricating a one-resistor/one-diode (1R1D) R-RAM array with a floating p-well, the method comprisingforming an integrated circuit (IC) substrate; forming an n-doped buried layer of silicon (buried n layer) overlying the substrate; forming n-doped silicon sidewalls overlying the buried n layer; forming an n-doped well (n-well) of silicon from the combination of n-doped silicon sidewalls and the buried n layer; forming a p-doped well of silicon (p-well), with sidewalls and a top surface, overlying the buried n layer, inside the n-well; forming an oxide insulator overlying the p-well sidewalls; and, forming a 1R1D R-RAM array overlying the p-well as follows; forming a bit lines overlying the p-well top surface; forming b word lines overlying and orthogonal to the bit lines; and, forming (b×a) one-resistor/one-diode (1R1D) elements interposed between each bit line and each overlying word line. 26. A one-resistor/one-diode (1R1) R-RAM with a floating p-well, the R-RAM comprising:an integrated circuit (IC) substrate; an n-doped buried layer of silicon (buried n layer) overlying the substrate; n-doped silicon sidewalls overlying the buried n layer, wherein the combination of the n-doped silicon sidewalls and the buried n layer forms an n-well; a p-doped well of silicon (p-well), with sidewalls and a top surface, overlying the buried n layer, inside the n-well; an oxide insulator overlying the p-well sidewalls; and, a 1R1D R-RAM array overlying and inside the p-well, wherein the 1R1D R-RAM array includes: a bit lines overlying the p-well top surface; b word lines overlying and orthogonal to the bit lines; and, (b×a) one-resistor/one-diode (1R1) elements interposed between each bit line and each overlying word line.

이 특허에 인용된 특허 (2)

이 특허를 인용한 특허 피인용횟수: 8

IPC 상위 출원인

내보내기

상세정보
내보내기 구분	파일저장 인쇄 메일전송
구성항목	관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표IPC 관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 공고번호, 공고일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표출원인, 출원인국적, 출원인주소, 발명자, 발명자E, 발명자코드, 발명자주소, 발명자 우편번호, 발명자국적, 대표IPC, IPC코드, 요약, 미국특허분류, 대리인주소, 대리인코드, 대리인(한글), 대리인(영문), 국제공개일자, 국제공개번호, 국제출원일자, 국제출원번호, 우선권, 우선권주장일, 우선권국가, 우선권출원번호, 원출원일자, 원출원번호, 지정국, Citing Patents, Cited Patents
저장형식	Text(ASCII format) Excel format PIAS분석(.xls)
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	> 총 건의 자료가 검색되었습니다. > 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) > 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. > 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) > 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오 > ~ > Text(ASCII format) Excel format

과학기술 지식인프라 ScienceON

ScienceON Chatbot

연합인증

특허 상세정보

1R1D R-RAM array with floating p-well

초록
▼

대표
청구항
▼

이 특허에 인용된 특허 (2)

이 특허를 인용한 특허 피인용횟수: 8

IPC 상위 출원인

과제정보

상세정보조회

원문조회

IPC 상세정보(version : 201201)

연구과제 성과물(0)

참여연구원의 다른 문헌(0)

처리중입니다.

잠시만 기다려주세요.

ScienceON Chatbot

연합인증

특허 상세정보

1R1D R-RAM array with floating p-well

초록 ▼

대표청구항 ▼

이 특허에 인용된 특허 (2)

이 특허를 인용한 특허 피인용횟수: 8

IPC 상위 출원인

과제정보

상세정보조회

원문조회

IPC 상세정보(version : 201201)

연구과제 성과물(0)

참여연구원의 다른 문헌(0)

처리중입니다.

잠시만 기다려주세요.

초록
▼

대표
청구항
▼