최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0232423 (2002-08-28) |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
인용정보 | 피인용 횟수 : 6 인용 특허 : 4 |
Static timing analysis results from multiple corner cases are combined to create a differential results table that may be used to identify components that are a high risk for failure. These results may be combined with a schematic analysis tool that finds overlapping logic cones for specific nodes o
1. A method of analyzing an integrated circuit comprising:identifying a plurality of corner cases; performing a static timing analysis and generating a static timing analysis dataset for each of said plurality of corner cases; calculating at least one multipass dataset based on determining the diffe
※ AI-Helper는 부적절한 답변을 할 수 있습니다.