$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Method and apparatus for filling low aspect ratio cavities with conductive material at high rate 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • C25D-005/02
  • C25D-005/18
  • C25D-005/34
  • C25D-003/58
  • C25D-003/38
출원번호 US-0919788 (2001-07-31)
발명자 / 주소
  • Basol, Bulent M.
출원인 / 주소
  • NuTool, Inc.
대리인 / 주소
    NuTool Legal Department
인용정보 피인용 횟수 : 19  인용 특허 : 7

초록

The present invention relates to methods and apparatus for plating a conductive material on a substrate surface in a highly desirable manner. The invention removes at least one additive adsorbed on the top portion of the workpiece more than at least one additive disposed on a cavity portion, using a

대표청구항

1. A method of plating a conductive top surface of a workpiece, the conductive top surface of the workpiece including a top portion and a cavity portion, the method comprising the steps of:applying, over the conductive top surface of the workpiece, an electrolyte solution with at least one additive

이 특허에 인용된 특허 (7)

  1. Taylor E. Jennings ; Sun Jenny J. ; Zhou Chengdong, Electrodeposition of metals in small recesses using modulated electric fields.
  2. Reid Jonathan David, Electroplating system including additive for filling sub-micron features.
  3. Tsai Ming-Hsing,TWX ; Tsai Wen-Jye,TWX ; Shue Shau-Lin,TWX ; Yu Chen-Hua,TWX, Method for improvement of gap filling capability of electrochemical deposition of copper.
  4. Ueno Kazuyoshi,JPX, Method of electroplating copper interconnects.
  5. Liu Yauh-Ching ; Perng Dung-Ching, Method of single step damascene process for deposition and global planarization.
  6. Liu Yauh-Ching ; Perng Dung-Ching, Method of single step damascene process for deposition and global planarization.
  7. Basol, Bulent, Plating method and apparatus that creates a differential between additive disposed on a top surface and a cavity surface of a workpiece using an external influence.

이 특허를 인용한 특허 (19)

  1. Mayer, Steven T.; Drewery, John S., Method and apparatus for uniform electropolishing of damascene IC structures by selective agitation.
  2. Mayer,Steven T.; Reid,Jonathan D.; Rea,Mark L.; Emesh,Ismail T.; Meinhold,Henner W.; Drewery,John S., Method for planar electroplating.
  3. Yeh, Tso-Hung; Chang, Hung-Yi; Yang, Chih-Kang, Method for plating flexible printed circuit board.
  4. Reid, Jonathan; Varadarajan, Sesha; Emekli, Ugur, Methods and apparatus for depositing copper on tungsten.
  5. Reid, Jonathan; Varadarajan, Sesha; Emekli, Ugur, Methods and apparatus for depositing copper on tungsten.
  6. Smalley, Dennis R., Methods of and apparatus for electrochemically fabricating structures via interlaced layers or via selective etching and filling of voids.
  7. Smalley, Dennis R., Methods of and apparatus for electrochemically fabricating structures via interlaced layers or via selective etching and filling of voids.
  8. Smalley, Dennis R., Methods of and apparatus for electrochemically fabricating structures via interlaced layers or via selective etching and filling of voids.
  9. Mayer, Steven T.; Porter, David W., Modulated metal removal using localized wet etching.
  10. Mayer, Steven T.; Drewery, John Stephen; Webb, Eric G., Photoresist-free metal deposition.
  11. Basol, Bulent M., Plating method and apparatus for controlling deposition on predetermined portions of a workpiece.
  12. Basol, Bulent M., Plating method and apparatus for controlling deposition on predetermined portions of a workpiece.
  13. Basol, Bulent M., Plating methods for low aspect ratio cavities.
  14. Flake, John C., Process for filling recessed features in a dielectric substrate.
  15. Mayer, Steven T.; Drewery, John S.; Hill, Richard S.; Archer, Timothy M.; Kepten, Avishai, Selective electrochemical accelerator removal.
  16. Mayer, Steven T.; Drewery, John; Hill, Richard S.; Archer, Timothy; Kepten, Avishai, Selective electrochemical accelerator removal.
  17. Mayer, Steven T.; Stowell, Marshall R.; Drewery, John S.; Hill, Richard S.; Archer, Timothy M.; Kepten, Avishai, Selective electrochemical accelerator removal.
  18. Mayer, Steven T.; Rea, Mark L.; Hill, Richard S.; Kepten, Avishai; Stowell, R. Marshall; Webb, Eric G., Topography reduction and control by selective accelerator removal.
  19. Mayer, Steven T.; Rea, Mark L.; Hill, Richard S.; Kepten, Avishai; Stowell, R. Marshall; Webb, Eric G., Topography reduction and control by selective accelerator removal.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로