최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0309106 (2002-12-04) |
우선권정보 | JP-0371309 (2001-12-05) |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
인용정보 | 피인용 횟수 : 3 인용 특허 : 9 |
A device for detecting failure of a field effect transistor (FET) includes a first FET1 connected in series with a motor M between a power source terminal and ground, a motor control unit 11 for on/off controlling a voltage to be applied to said motor to set normal/reverse operation and stopping of
1. A device for detecting failure of a field effect transistor (FET) comprising:a field effect transistor (FET) with a current input terminal and a current output terminal connected in series as well as a motor between a power source terminal and ground; a motor control unit for turning on and off a
※ AI-Helper는 부적절한 답변을 할 수 있습니다.