$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Dual-damascene dielectric structures

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-023/48
출원번호 US-0788105 (2001-02-16)
발명자 / 주소
  • Uglow, Jay E.
  • Bright, Nicolas J.
  • Hemker, Dave J.
  • MacWilliams, Kenneth P.
  • Benzing, Jeffrey C.
  • Archer, Timothy M.
출원인 / 주소
  • Lam Research Corporation
대리인 / 주소
    Martine Penilla &
인용정보 피인용 횟수 : 2  인용 특허 : 26

초록

A dielectric structure and method for making a dielectric structure for dual-damascene applications over a substrate are provided. The method includes forming a barrier layer over the substrate, forming an inorganic dielectric layer over the barrier layer, and forming a low dielectric constant layer

대표청구항

1. A multi-layer dielectric disposed over a substrate for use in dual-damascene applications, comprising:a barrier layer disposed over the substrate; an inorganic dielectric layer of a fluorine doped oxide disposed over the barrier layer, the inorganic dielectric layer having a first thickness; and

이 특허에 인용된 특허 (26)

  1. Wang Fei ; Cheng Jerry ; Chan Simon S. ; Lukanc Todd, Dual damascene arrangement for metal interconnection with low k dielectric constant materials in dielectric layers.
  2. Chen Liang-Yuh ; Tao Rong ; Guo Ted ; Mosely Roderick Craig, Dual damascene metallization.
  3. Jang Syun-Ming,TWX ; Yu Chen-Hua,TWX, Dual damascene patterned conductor layer formation method without etch stop layer.
  4. Avanzino Steven ; Gupta Subhash ; Klein Rich ; Luning Scott D. ; Lin Ming-Ren, Dual damascene with a sacrificial via fill.
  5. Smith Preston ; Choi Chi-hing, In-situ silicon nitride and silicon based oxide deposition with graded interface for damascene application.
  6. Wang Shi-Qing ; Chung Henry ; Lin James,TWX, Integrated circuits with multiple low dielectric-constant inter-metal dielectrics.
  7. Nguyen Tue ; Hsu Sheng Teng, Low resistance contact between integrated circuit metal levels and method for same.
  8. Park Chang-soo,KRX, Metal wiring layer forming method for semiconductor device.
  9. Chen Chao-Cheng,TWX ; Tsai Chia-Shiung,TWX ; Tao Hun-Jan,TWX, Method for etching reliable small contact holes with improved profiles for semiconductor integrated circuits using a carbon doped hard mask.
  10. Chen Lai-Juh,TWX ; Wang Chien-Mei,TWX, Method for fabricating intermetal dielectric insulation using anisotropic plasma oxides and low dielectric constant pol.
  11. Aoi Nobuo,JPX, Method for forming interconnection structure.
  12. Lee Young Hie ; Kim Dong Sun ; Park Jin Won,KRX, Method for forming low dielectric constant insulating film.
  13. Kai Shao SG; Yimin Wang SG; Jian Xun Li SG; Shao-Fu Sanford Chu SG, Method for forming self-aligned channel implants using a gate poly reverse mask.
  14. Yau Wai-Fan ; Cheung David ; Jeng Shin-Puu ; Liu Kuowei ; Yu Yung-Cheng, Method of depositing a low k dielectric with organo silane.
  15. Yu Chen-Hua,TWX ; Jang Syun-Ming,TWX ; Chang Weng,TWX ; Cheng Yao-Yi,TWX, Method of optimizing device performance via use of copper damascene structures, and HSQ/FSG, hybrid low dielectric constant materials.
  16. Zhu Helen ; Lindquist Roger F., Method of plasma etching dielectric materials.
  17. Liu Jen-Cheng,TWX ; Tsai Chia-Shia,TWX, Method to fabricate self-aligned dual damascene structures.
  18. Ahn, Kie Y.; Forbes, Leonard, Multilevel interconnect structure with low-k dielectric.
  19. Smith Patricia B., Oxygen-free, dry plasma process for polymer removal.
  20. Usami Tatsuya,JPX, Plasma CVD process for forming a fluorine-doped SiO.sub.2 dielectric film.
  21. Ting Chiu ; Dubin Valery, Plated copper interconnect structure.
  22. Jain Ajay, Process for forming a semiconductor device.
  23. Wang Fei ; Cheng Jerry ; Erb Darrell M., Self-aligned dual damascene arrangement for metal interconnection with oxide dielectric layer and low k dielectric constant layer.
  24. Hong Gary,TWX, Shallow trench isolation for semiconductor devices.
  25. Huang Richard J. (Milpitas CA) Hui Angela (Milpitas CA) Cheung Robin (Cupertino CA) Chang Mark (Los Altos CA) Lin Ming-Ren (Cupertino CA), Simplified dual damascene process for multi-level metallization and interconnection structure.
  26. Parikh Suketu A., Techniques for triple and quadruple damascene fabrication.

이 특허를 인용한 특허 (2)

  1. Lu,Hong Qiang; Hsia,Wei Jen; Catabay,Wilbur G., Dual layer barrier film techniques to prevent resist poisoning.
  2. Lu,Hong Qiang; Hsia,Wei Jen; Catabay,Wilbur G., Dual layer barrier film techniques to prevent resist poisoning.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트