$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Semiconductor process and composition for forming a barrier material overlying copper 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-021/44
출원번호 US-0650002 (2003-08-27)
§371/§102 date 20030930 (20030930)
발명자 / 주소
  • Mathew, Varughese
  • Garcia, Sam S.
  • Prindle, Christopher M.
출원인 / 주소
  • Freescale Semiconductor, Inc.
인용정보 피인용 횟수 : 13  인용 특허 : 6

초록

An electroless plating process for forming a barrier film such as a cobalt tungsten boron film on copper interconnects lines of semiconductor wafers uses a plating bath of morpholine borane which provides higher thermal stability and range, allowing for greater compatibility with low k dielectric ma

대표청구항

1. A semiconductor process comprising:providing an electroless plating bath container; dissolving a nickel- or cobalt-containing material in water to form a solution having at least one of nickel and cobalt; adding a first chelating agent to the solution, the first chelating agent having a first sta

이 특허에 인용된 특허 (6)

  1. Brusic Vlasta A. ; Marino Jeffrey Robert ; O'Sullivan Eugene John ; Sambucetti Carlos Juan ; Schrott Alejandro Gabriel ; Uzoh Cyprian Emeka, Cobalt-tin alloys and their applications for devices, chip interconnections and packaging.
  2. Chebiam, Ramanan V.; Dubin, Valery M., Electroless plating bath composition and method of using.
  3. Kong, Bob; Li, Nanhai, Electroless plating solution and process.
  4. Lopatin, Sergey; Wang, Fei; Schonauer, Diana; Avanzino, Steven C., Interconnect structure formed in porous dielectric material with minimized degradation and electromigration.
  5. Lee, Tze Liang, Method for forming copper pad redistribution and device formed.
  6. Dubin Valery M. (Cupertino CA) Schacham-Diamand Yosi (Ithaca NY) Zhao Bin (Irvine CA) Vasudev Prahalad K. (Austin TX) Ting Chiu H. (Saratoga CA), Use of cobalt tungsten phosphide as a barrier material for copper metallization.

이 특허를 인용한 특허 (13)

  1. Farkas, Janos; Michaelson, Lynne M; Kordic, Srdjan, Capping layer formation onto a dual damescene interconnect.
  2. Yakobson,Eric; Hurtubise,Richard; Witt,Christian; Chen,Qingyun, Capping of metal interconnects in integrated circuit electronic devices.
  3. Yakobson,Eric; Hurtubise,Richard; Witt,Christian; Chen,Qingyun, Capping of metal interconnects in integrated circuit electronic devices.
  4. Hues, Steven M.; Lovejoy, Michael L.; Mathew, Varughese, Controlled electroless plating.
  5. Hues,Steven M.; Lovejoy,Michael L.; Mathew,Varughese, Controlled electroless plating.
  6. Chen, Qingyun; Valverde, Charles; Paneccasio, Vincent; Petrov, Nicolai; Stritch, Daniel; Witt, Christian; Hurtubise, Richard, Defectivity and process control of electroless deposition in microelectronics applications.
  7. Kao, Cheng-Heng; Hung, Han-Tang; Yang, Chun-Hsiang; Chen, Yan-Bin, Interconnection structures and methods for making the same.
  8. Wang,Xinming; Takagi,Daisuke; Tashiro,Akihiko; Fukunaga,Yukio; Fukunaga,Akira; Owatari,Akira, Method and apparatus for forming metal film.
  9. Garcia,Sam S.; Acosta,Edward; Mathew,Varughese, Method for cleaning electroless process tank.
  10. Lopatin,Sergey; Shanmugasundram,Arulkumar; Lubomirsky,Dmitry; Pancham,Ian A., Method for forming CoWRe alloys by electroless deposition.
  11. Mathew, Varughese; Acosta, Eddie; Chatterjee, Ritwik; Garcia, Sam S., Micropad for bonding and a method therefor.
  12. Mathew, Varughese; Acosta, Eddie; Chatterjee, Ritwik; Garcia, Sam S., Micropad formation for a semiconductor.
  13. Farkas, Janos; Calvo-Munoz, Maria Luisa; Kordic, Srdjan, Semiconductor device including a coupled dielectric layer and metal layer, method of fabrication thereof, and passivating coupling material comprising multiple organic components for use in a semiconductor device.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로