$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Relay device and relay device mounting structure 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01H-047/00
출원번호 US-0316026 (2002-12-11)
우선권정보 JP-0377219 (2001-12-11)
§371/§102 date 20040809 (20040809)
발명자 / 주소
  • Ashiya, Hiroyuki
  • Suzuki, Masataka
  • Tanaka, Yoshiyuki
  • Matsuura, Shingo
출원인 / 주소
  • Yazaki Corporation
대리인 / 주소
    Sughrue Mion, PLLC
인용정보 피인용 횟수 : 0  인용 특허 : 7

초록

Terminals (11, 13) for electrical connection respectively have front end portions (11b, 13b) to be joined to a wiring board (20) with solder and base end portions (11a, 13a) drawn outside from a cover (7) made of heat-expanding material. In order for the base end portions to absorb stress countering

대표청구항

1. A relay device mounting structure comprising:a cover made of heat-expanding material for containing a heat generating element; a wiring board; and a plurality of terminals, base end portions being defined by one ends of the terminals and projecting from different places of the cover, respectively

이 특허에 인용된 특허 (7)

  1. Naruse, Takumi; Kozaki, Kenichi; Eguchi, Kazuhiro; Sasaki, Katsumi, Circuit component.
  2. Honn ; James J. ; Stuby ; Kenneth P., Electrical package for LSI devices and assembly process therefor.
  3. Soga, Tasao; Shimokawa, Hanae; Nakatsuka, Tetsuya; Nakamura, Masato; Fujita, Yuji; Ishida, Toshiharu; Okamoto, Masahide; Serizawa, Koji; Hachiya, Toshihiro; Mukuno, Hideki, Electron device and semiconductor device.
  4. Soga, Tasao; Shimokawa, Hanae; Nakatsuka, Tetsuya; Nakamura, Masato; Fujita, Yuji; Ishida, Toshiharu; Okamoto, Masahide; Serizawa, Koji; Hachiya, Toshihiro; Mukuno, Hideki, Electronic device.
  5. Sarkhel Amit K. ; Woychik Charles Gerard, Lead-free, tin-based multi-component solder alloys.
  6. Sagawa Hiroyuki (Takatsuki JPX) Koga Hirofumi (Kyoto JPX) Agatahama Shunichi (Mishima JPX) Okumura Hideyuki (Takatsuki JPX) Matsuoka Kazushige (Kyoto JPX) Sato Ryuichi (Kyoto JPX), Mounting structure for surface mounted type component with projection extending down from lower surface thereof and meth.
  7. Zalesinski Jerzy M. (Essex Junction VT) Emerick Alan J. (Warren Center PA), Process for fabricating an electronic circuit package.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로