검색연산자 | 기능 | 검색시 예 |
---|---|---|
() | 우선순위가 가장 높은 연산자 | 예1) (나노 (기계 | machine)) |
공백 | 두 개의 검색어(식)을 모두 포함하고 있는 문서 검색 | 예1) (나노 기계) 예2) 나노 장영실 |
| | 두 개의 검색어(식) 중 하나 이상 포함하고 있는 문서 검색 | 예1) (줄기세포 | 면역) 예2) 줄기세포 | 장영실 |
! | NOT 이후에 있는 검색어가 포함된 문서는 제외 | 예1) (황금 !백금) 예2) !image |
* | 검색어의 *란에 0개 이상의 임의의 문자가 포함된 문서 검색 | 예) semi* |
"" | 따옴표 내의 구문과 완전히 일치하는 문서만 검색 | 예) "Transform and Quantization" |
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) | G06F-013/00 |
미국특허분류(USC) | 710/100; 710/022; 710/308; 709/200; 714/009; 714/011; 714/012; 714/043 |
출원번호 | US-0976284 (2001-10-15) |
§371/§102 date | 20010924 (20010924) |
발명자 / 주소 | |
출원인 / 주소 | |
대리인 / 주소 |
|
인용정보 | 피인용 횟수 : 67 인용 특허 : 21 |
A system including at least two processing units embedded on a chip able to communicate with each other and to generally independently control access to data from memory on the chip.
1. A chip comprising:at least two processing units with separate memories and separate busses, wherein said at least two processing units exchange data therebetween by transferring said data between said memories; a first in first out (FIFO) unit to transfer said data between said busses; a first direct memory access (DMA) channel to transfer said data from a first memory of said memories to said FIFO unit; and a second DMA channel to transfer said data from said FIFO unit to a second memory of said memories, wherein said data is transferred between said...