$\require{mediawiki-texvc}$
  • 검색어에 아래의 연산자를 사용하시면 더 정확한 검색결과를 얻을 수 있습니다.
  • 검색연산자
검색도움말
검색연산자 기능 검색시 예
() 우선순위가 가장 높은 연산자 예1) (나노 (기계 | machine))
공백 두 개의 검색어(식)을 모두 포함하고 있는 문서 검색 예1) (나노 기계)
예2) 나노 장영실
| 두 개의 검색어(식) 중 하나 이상 포함하고 있는 문서 검색 예1) (줄기세포 | 면역)
예2) 줄기세포 | 장영실
! NOT 이후에 있는 검색어가 포함된 문서는 제외 예1) (황금 !백금)
예2) !image
* 검색어의 *란에 0개 이상의 임의의 문자가 포함된 문서 검색 예) semi*
"" 따옴표 내의 구문과 완전히 일치하는 문서만 검색 예) "Transform and Quantization"

통합검색

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

특허 상세정보

Fast and accurate adjustment of gain and exposure time for image sensors

특허상세정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판) H04N-005/235    H04N-005/228    G03B-007/00    G06M-003/00    H03K-021/38   
미국특허분류(USC) 348/222.1; 348/221.1; 348/229.1; 348/362; 377/053; 377/107
출원번호 US-0281765 (1999-03-30)
발명자 / 주소
출원인 / 주소
대리인 / 주소
    Dickstein Shapiro Morin &
인용정보 피인용 횟수 : 8  인용 특허 : 20
초록

A proportional counting circuit generates count values for use in variably adjusting gain and exposure time of an image sensor array. The count values are adjusted in proportion to the current count value. This technique allows for fast and accurate adjustment of gain and exposure time without sacrificing the visual performance defined by the contrast difference. At least one break-in signal disables counting in some lower bits when a particular higher bit is asserted and allows the count values to be adjusted by a different increment when the count valu...

대표
청구항

1. A N-bit proportional bit counting circuit comprising:N counter cells, at least M of said counter cells comprising,(a) a first input element that receives a plurality of independent break-in signals to change a counting operation; and(b) a bit processing element coupled to the first input element and configured to receive a clock signal and further configured to, on each pulse of said clock signal:(1) enable counting if all of the break-in signals are de-asserted; and(2) disable counting if at least one of the break-in signals is asserted;whereinN is a...

이 특허에 인용된 특허 (20)

  1. Fredrickson Lisa ; Stone Dennis C. ; Volz LeRoy. Amplifier gain control method using conditional updating. USP2001026195028.
  2. Monahan John F. (Quincy IL). Automatic digital iris correction. USP1977074037254.
  3. Lewis Edward T. (Sudbury MA). CMOS binary counter. USP1988074759043.
  4. Jon H. Bechtel ; Joseph S. Stam. Control circuit for image array sensors. USP2002106469739.
  5. Negi Keiji (Tokyo JPX). Counter circuit having load function. USP1997025600695.
  6. Richardson Donald C.. Digital integrator for pulse-density modulation using an adder carry or an integrator overflow. USP1999115995546.
  7. Qayyum Asif (San Jose CA). Dual mode-increment/decrement N-bit counter register. USP1987114706266.
  8. Wang Ling-Ling (Taipei TWX). Easily testable high speed digital counter. USP1993025185769.
  9. Alford Steven M. (North Babylon NY) Layer Ralph A. (Selden NY) Traynor Thomas H. (Laurel Hollow NY). Electronic exposure control system for a solid state imager. USP1993085233428.
  10. Pham Ngu T. (Paris FRX). Elementary binary counter, synchronous binary counter and frequency divider in which said elementary counter is employed. USP1989034815114.
  11. Shibuya Fuminori,JPX ; Sakaue Shigeo,JPX ; Nakayama Masaaki,JPX. Exposure control system controlling a solid state image sensing device. USP1999115986705.
  12. Bonnot Jean-Louis (Voreppe FRX). High speed counter for alternative up/down counting of pulse trains and method therefor. USP1995075432830.
  13. Chinn Gregson D. ; Oda Dwight N.. High-speed synchronous counter circuitry. USP1999085943386.
  14. Kinoshita Takao (Tokyo JPX). Image pick-up system. USP1987014635126.
  15. Tsunekawa Tokuichi (Yokohama JPX). Image sensor. USP1984114484223.
  16. Bombal Jerome,FRX ; Souef Laurent,FRX. Low power scannable counter. USP1999095960052.
  17. Arimilli Ravi Kumar. Mechanism for enabling an array of numerous large high speed counters. USP1998085790625.
  18. Eckert Kim H. (Austin TX). Ripple counter with reverse-propagated zero detection. USP1991105060243.
  19. Nagai Kiyotake (Tokyo JPX). Television camera apparatus having automatic gain-selecting unit. USP1982124365272.
  20. Leung Ho-Ming (San Francisco CA) Pak Edward T. (Fremont CA). Two phase non-overlapping clock counter circuit to be used in an integrated circuit. USP1991065023893.