$\require{mediawiki-texvc}$
  • 검색어에 아래의 연산자를 사용하시면 더 정확한 검색결과를 얻을 수 있습니다.
  • 검색연산자
검색도움말
검색연산자 기능 검색시 예
() 우선순위가 가장 높은 연산자 예1) (나노 (기계 | machine))
공백 두 개의 검색어(식)을 모두 포함하고 있는 문서 검색 예1) (나노 기계)
예2) 나노 장영실
| 두 개의 검색어(식) 중 하나 이상 포함하고 있는 문서 검색 예1) (줄기세포 | 면역)
예2) 줄기세포 | 장영실
! NOT 이후에 있는 검색어가 포함된 문서는 제외 예1) (황금 !백금)
예2) !image
* 검색어의 *란에 0개 이상의 임의의 문자가 포함된 문서 검색 예) semi*
"" 따옴표 내의 구문과 완전히 일치하는 문서만 검색 예) "Transform and Quantization"

통합검색

도움말도움말
상세검색 다국어 입력

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

특허 상세정보

MyON담기
내보내기 페이스북 공유 카카오톡 공유

Semiconductor device having a composite layer in addition to a barrier layer between copper wiring and aluminum bond pad

특허상세정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판) H01L-023/48   
미국특허분류(USC) 257/751; 257/763; 257/764; 257/781
출원번호 US-0605369 (2003-09-25)
발명자 / 주소
출원인 / 주소
인용정보 피인용 횟수 : 11  인용 특허 : 13
초록

A semiconductor device, and a method of fabricating the device, having a copper wiring level and an aluminum bond pad above the copper wiring level. In addition to a barrier layer which is normally present to protect the copper wiring level, there is a composite layer between the aluminum bond pad and the barrier layer to make the aluminum bond pad more robust so as to withstand the forces of bonding and probing. The composite layer is a sandwich of a refractory metal and a refractory metal nitride.

대표
청구항
▼

1. A semiconductor device comprising:a semiconductor base;at least one copper wiring level on the semiconductor base;a barrier layer having a first thickness on, and in direct contact with, the copper wiring level;an aluminum bond pad on the barrier layer; and a composite layer having a second thickness in addition to the barrier layer wherein the composite layer is within the aluminum pad and spaced from the barrier layer, wherein the composite layer comprises a refractory metal and a refractory metal nitride and wherein the second thickness is greater ...

이 특허에 인용된 특허 (13)

  1. Pommer Richard J. ; Gotro Jeffrey T. ; Androff Nancy M. W. ; Hein Marc D. ; Zarecki Corey J.. High density printed circuit substrate and method of fabrication. USP2001066242078.
  2. Moyer, Ralph Salvatore; Ryan, Vivian Wanda. Interconnections to copper IC's. USP2003096620720.
  3. Huang Richard J. (Milpitas CA) Cheung Robin W. (Cupertino CA) Rakkhit Rajat (Milpitas CA) Lee Raymond T. (Sunnyvale CA). Landing pad technology doubled up as a local interconnect and borderless contact for deep sub-half micrometer IC applica. USP1997105674781.
  4. Cheryl Hartfield ; Thomas M. Moore. Method for chemically reworking metal layers on integrated circuit bond pads. USP2002086435398.
  5. Wojnarowski Robert J. (Ballston Lake NY) Gorowitz Bernard (Clifton Park NY). Method for enhancement of semiconductor device contact pads. USP1995025391516.
  6. Chen Sheng-Hsiung,TWX. Method of improving copper pad adhesion. USP2001026191023.
  7. Sheng-Hsiung Chen TW; Fan Keng Yang TW. Method of improving pad metal adhesion. USP2002026350667.
  8. Costrini Gregory ; Goldblatt Ronald Dean ; Heidenreich ; III John Edward ; McDevitt Thomas Leddy. Method/structure for creating aluminum wirebound pad on copper BEOL. USP2001026187680.
  9. Costrini Gregory ; Goldblatt Ronald Dean ; Heidenreich ; III John Edward ; McDevitt Thomas Leddy. Method/structure for creating aluminum wirebound pad on copper BEOL. USP2001126333559.
  10. Sailesh Mansinh Merchant ; Pradip Kumar Roy. Multi-layered titanium nitride barrier structure. USP2002066410986.
  11. Hayashi Jun (Tokyo JPX) Yamanaka Michiko (Tokyo JPX). Semiconductor device and fabrication process therefor. USP1996065523626.
  12. Koyanagi Kenichi,JPX ; Fujii Kunihiro,JPX ; Usami Tatsuya,JPX ; Kishimoto Koji,JPX. Semiconductor device and process for production thereof. USP1999126005291.
  13. Besser Paul R. ; Cheung Robin W.. Wire bonding CU interconnects. USP2001056239494.

이 특허를 인용한 특허 피인용횟수: 11

  1. Huang, Tai-Chun; Yao, Chih-Hsiang; Wan, Wen-Kai. Bond pad structure with stress-buffering layer capping interconnection metal layer. USP2010067741714.
  2. Meyer-Berg, Georg; Pufall, Reinhard. Device comprising a ductile layer and method of making the same. USP2017029576867.
  3. Meyer-Berg, Georg; Pufall, Reinhard. Device comprising a ductile layer and method of making the same. USP2016059331019.
  4. Wang, Xinpeng; Zhang, Chenglong; Huang, Ruixuan. Device having reduced pad peeling during tensile stress testing and a method of forming thereof. USP2016079396993.
  5. Takemura, Koji; Hirano, Hiroshige; Itoh, Yutaka; Koike, Koji. Semiconductor device. USP2009047521801.
  6. Akiyama, Naoki; Tsuma, Hiroki; Kuno, Takashi; Kanemaru, Toshitaka; Hashimoto, Kenta. Semiconductor device and method of manufacturing the same. USP20181010115798.
  7. Wang, Hung-Chih; Liang, Yao-Hsiang. Semiconductor device with advanced pad structure resistant to plasma damage and method for forming the same. USP2016079385081.
  8. Wang, Hung-Chih; Liang, Yao-Hsiang. Semiconductor device with advanced pad structure resistant to plasma damage and method for forming the same. USP2015049006900.
  9. Wang, Hung-Chih; Liang, Yao-Hsiang. Semiconductor device with advanced pad structure resistant to plasma damage and metnod for forming same. USP2017059666545.
  10. Agness, John R.; Gu, Mingying. Semiconductor die including a current routing line having non-metallic slots. USP2013048432031.
  11. Agness, John R.; Gu, Mingying. Semiconductor die including a current routing line having non-metallic slots. USP2014078779574.

IPC 상위 출원인