$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Multiprocessor computer architecture incorporating a plurality of memory algorithm processors in the memory subsystem

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • G06F-009/312
출원번호 US-0339133 (2003-01-08)
발명자 / 주소
  • Huppenthal, Jon M.
  • Leskar, Paul A.
출원인 / 주소
  • SRC Computers, Inc.
대리인 / 주소
    Hogan &
인용정보 피인용 횟수 : 13  인용 특허 : 14

초록

A multiprocessor computer architecture incorporating a plurality of programmable hardware memory algorithm processors (“MAP”) in the memory subsystem. The MAP may comprise one or more field programmable gate arrays (“FPGAs”) which function to perform identified algorithms in conjunction with, and ti

대표청구항

1. A system for processing data using a plurality of reconfigurable processors, the system comprising:a memory subsystem coupled to a data processor and including an addressable memory array; a first reconfigurable processor within the memory subsystem and coupled to a first address in the addressab

이 특허에 인용된 특허 (14)

  1. Casselman Steven M., Computer network of distributed virtual computers which are EAC reconfigurable in response to instruction to be executed.
  2. Casselman Steven M., Computer with programmable arrays which are reconfigurable in response to instructions to be executed.
  3. DeHon Andre ; Bolotski Michael ; Knight ; Jr. Thomas F., DPGA-coupled microprocessors.
  4. Cloutier Jocelyn, FPGA-based processor.
  5. Burke, David, Method and apparatus for executing standard functions in a computer system using a field programmable gate array.
  6. Fong Anthony S. (Southboro MA), Method and apparatus for floating point operations.
  7. Cooke Laurence H. ; Phillips Christopher E. ; Wong Dale, Method for compiling high level programming languages into an integrated processor with reconfigurable logic.
  8. Huppenthal Jon M. ; Leskar Paul A., Multiprocessor computer architecture incorporating a plurality of memory algorithm processors in the memory subsystem.
  9. Grunewald Paul ; Stelter Wesley H. ; Ding Jiangang, PCI-compliant interrupt steering architecture.
  10. Tan Charles M. C., Programmable gate array configuration memory which allows sharing with user memory.
  11. Lytle Craig S. (Mountain View CA) Faria Donald F. (San Jose CA), Programmable logic array integrated circuit incorporating a first-in first-out memory.
  12. Shido Tatsuya (Kawasaki JPX) Kawamura Kaoru (Yokohama JPX) Umeda Masanobu (Yokohama JPX) Shibuya Toshiyuki (Inagi JPX) Miwatari Hideki (Yokohama JPX), SIMD system having logic units arranged in stages of tree structure and operation of stages controlled through respectiv.
  13. Sgro Joseph A. ; Stanton Paul C., Scalable multi-processor architecture for SIMD and MIMD operations.
  14. De Oliveira Kastrup Pereira, Bernardo; Bink, Adrianus J.; Hoogerbrugge, Jan, System for executing computer program using a configurable functional unit, included in a processor, for executing configurable instructions having an effect that are redefined at run-time.

이 특허를 인용한 특허 (13)

  1. Casselman, Steven, FPGA co-processor for accelerated computation.
  2. Arsovski, Igor, Implementing computational memory from content-addressable memory.
  3. Biles, Stuart David; Flautner, Krisztian; Mahlke, Scott; Clark, Nathan, Program subgraph identification.
  4. Biles,Stuart David; Flautner,Krisztian; Mahlke,Scott; Clark,Nathan, Program subgraph identification.
  5. Natoli, Vincent D.; Richie, David A., Reconfigurable computing system that shares processing between a host processor and one or more reconfigurable hardware modules.
  6. Biles,Stuart D.; Flautner,Krisztian; Mahlke,Scott; Clark,Nathan, Reuseable configuration data.
  7. Muraki,Shigeru; Ogata,Masato; Kajihara,Kagenori; Liu,Xuezhen; Koshizuka,Kenji, Simulation system having image generating function and simulation method having image generating process.
  8. McGarry, Patrick F.; Sorber, David B.; Bresnan, Timothy P.; Huo, Andrew; Harris, Robert M.; Agrawal, Varun K., Storage management systems and methods.
  9. Tewalt, Timothy J., System and method for retaining DRAM data when reprogramming reconfigurable devices with DRAM memory controllers.
  10. Tewalt, Timothy J., System and method for retaining dram data when reprogramming reconfigurable devices with DRAM memory controllers incorporating a data maintenance block colocated with a memory module or subsystem.
  11. McGarry, Patrick F.; Sorber, David B.; Bresnan, Timothy P.; Huo, Andrew, Systems and methods for managing execution of specialized processors.
  12. McGarry, Patrick F.; Sorber, David B.; Bresnan, Timothy P.; Huo, Andrew; Agrawal, Varun K.; Stupar, Brian R.; Griffin, Christopher M.; Barthelemy, Jeremy L.; Harris, Robert M.; Gantz, Paul C., Systems and methods for performing primitive tasks using specialized processors.
  13. Biles,Stuart D.; Flautner,Krisztian; Mahlke,Scott; Clark,Nathan, Tightly coupled accelerator.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트