최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0723526 (2003-11-25) |
우선권정보 | KR-0074122 (2002-11-26) |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
인용정보 | 피인용 횟수 : 9 인용 특허 : 3 |
A semiconductor device in which a silica aerogel layer having a very low dielectric constant is used as an insulating layer such that parasitic capacitance between a gate electrode and a source electrode in a field effect transistor having a T-shaped gate electrode, and a method of manufacturing the
1. A semiconductor device comprising:a semiconductor substrate;source and drain electrodes, which are formed on the semiconductor substrate to make ohmic contact with the semiconductor substrate;a T-shaped gate electrode, which is formed between the source and drain electrodes on the semiconductor s
※ AI-Helper는 부적절한 답변을 할 수 있습니다.