최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0991410 (2001-11-16) |
발명자 / 주소 |
|
출원인 / 주소 |
|
인용정보 | 피인용 횟수 : 22 인용 특허 : 83 |
A circuit that includes a core device that is embedded within fixed interfacing logic circuitry that, in turn, is embedded in an FPGA fabric. The FPGA fabric may be configured into a test mode of operation to test either the embedded device or fixed logic devices formed within the fixed interfacing
What is claimed is: 1. A method for testing circuitry in an FPGA, comprising: configuring the FPGA for test including the FPGA forming an FPGA scan chain for simulating an external connection to a fixed logic embedded device; receiving and conducting at least one device scan chain to the embedded d
※ AI-Helper는 부적절한 답변을 할 수 있습니다.