$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Method, apparatus and system for managing released promotion bits 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • G06F-009/30
출원번호 US-0268740 (2002-10-10)
발명자 / 주소
  • Arimilli,Ravi Kumar
  • Williams,Derek Edward
출원인 / 주소
  • International Business Machines Corporation
대리인 / 주소
    Dillon &
인용정보 피인용 횟수 : 4  인용 특허 : 19

초록

A data processing system includes a global promotion facility containing a plurality of promotion bit fields, an interconnect, and a plurality of processing units coupled to the global promotion facility and to the interconnect. A first processing unit includes an instruction sequencing unit, an exe

대표청구항

What is claimed is: 1. A method of data processing within a data processing system having a global promotion facility and a plurality of processing units coupled by an interconnect, said plurality of processing units including first and second processing units and said global promotion facility inc

이 특허에 인용된 특허 (19)

  1. Tsuchiva Kenichi (New Brighton MN) Kregness Glen R. (Minnetonka MN) Price deceased Ferris T. (late of Mayer MN by Robert Howe Price ; legal representative) Lucas Gary J. (Pine Springs MN), Apparatus and method for controlling exclusive access to portions of addressable memory in a multiprocessor system.
  2. Sites Richard Lee ; Witek Richard T., Branch performance in high speed processor.
  3. Chauvel, Gerard; Lasserre, Serge, Cache/smartcache with interruptible block prefetch.
  4. Thaler Wolfgang J. ; Bertoni Jonathan L., Caching virtual memory locks.
  5. Ann Marie Maynard ; Brian Chase Twichell AU, Computer memory address translation system.
  6. Batten Dean ; D'Arcy Paul Gerard ; Glossner C. John ; Jinturkar Sanjay ; Wires Kent E., Cooperative interconnection for reducing port pressure in clustered microprocessors.
  7. Ooi Yasushi (Tokyo JPX) Miki Yoshiyuki (Tokyo JPX), Data processor which efficiently accesses main memory and input/output devices.
  8. Houldsworth, Richard J., Data processor with localized memory reclamation.
  9. Wilmot, II, Richard Byron, Extended operand management indicator structure and method.
  10. Dumarot Daniel P. (Washingtonville NY) Garcia Armando (Yorktown Heights NY), High-performance, multi-bank global memory card for multiprocessor systems.
  11. Paul E. McKenney ; Kevin A. Closson ; Raghupathi Malige, Lingering locks with fairness control for multi-node computer systems.
  12. Odnert Daryl (Boulder Creek CA) Santhanam Vatsa (Sunnyvale CA), Method and apparatus for compiling computer programs with interprocedural register allocation.
  13. Bryant Barbara J. (Clinton Corners NY) Garrison Glen E. (Wallkill NY), Method and apparatus for providing token controlled access to protected pages of memory.
  14. Letwin James (King County WA), Method and operating system for executing programs in a multi-mode microprocessor.
  15. Weir Andrew P. ; Friel Joseph T., Method and system for device virtualization based on an interrupt request in a DOS-based environment.
  16. Brooks James E. ; Collins Robert R. ; Shiell Jonathan H., Microprocessor with circuits, systems, and methods for selectively bypassing external interrupts past the monitor progr.
  17. Horne Stephen P. (Austin TX) Song Seungyoon (Austin TX), Processing system and method including lock buffer for controlling exclusive critical problem accesses by each processor.
  18. Earnshaw William E. (N. Lauderdale FL) McKinney Steven J. (Coral Springs FL), Semaphore memory to reduce common bus contention to global memory with localized semaphores in a multiprocessor system.
  19. Singhal, Ashok; Hagersten, Erik, System and method for accessing a shared computer resource using a lock featuring different spin speeds corresponding to multiple states.

이 특허를 인용한 특허 (4)

  1. Michaud, Adrian; Clark, Roy E., Methods and apparatus for direct cache-line access to attached storage with cache.
  2. Michaud, Adrian; Clark, Roy E.; Taylor, Kenneth J., Methods and apparatus for memory tier page cache with zero file.
  3. Cooney, Michael J.; Boboila, Marcela S.; DiPietro, Guido A., Prioritization for cache systems.
  4. Clark, Roy E.; Michaud, Adrian, System and method utilizing a cache free list and first and second page caches managed as a single cache in an exclusive manner.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로