최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0955547 (2001-09-17) |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
인용정보 | 피인용 횟수 : 153 인용 특허 : 23 |
In one embodiment of the invention, during add-compare-select computations, the output of the adders is guaranteed to be a positive value because the only time normalization logic subtracts a normalization amount is when all accumulators are greater than the normalization amount. As such, the detect
What is claimed is: 1. An apparatus comprising: a first adder to add a first branch metric value to a previous path metric value to generate a first path metric value; and saturating logic to detect a saturating condition when a most signiflcaflt bit (lvlSBTM) of said first path metjic value is a
※ AI-Helper는 부적절한 답변을 할 수 있습니다.