$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Semiconductor device and wiring forming method in semiconductor device 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-021/4763
  • H01L-021/02
출원번호 US-0112538 (2005-04-22)
우선권정보 JP-P2001-090292(2001-03-27)
발명자 / 주소
  • Aoyama,Junichi
  • Kobayashi,Toshio
출원인 / 주소
  • Sony Corporation
대리인 / 주소
    Sonnenschein Nath &
인용정보 피인용 횟수 : 1  인용 특허 : 9

초록

The present invention provides a semiconductor device in which a problem such as a thermal diffusion defect in a hollow wiring technique can be solved. In the semiconductor device, a gap is formed between wirings formed on a substrate, and the gap is filled with a gas having a thermal conductivity e

대표청구항

What is claimed is: 1. A wiring forming method in a semiconductor device, the method comprising the steps of: (A) forming a wiring and a filling layer filled between wirings, on a substrate; (B) forming a gas permeable film on the wiring and the filling layer, said gas permeable film being made of

이 특허에 인용된 특허 (9)

  1. Grivna Gordon M. (Mesa AZ) Johnson Karl J. (Scottsdale AZ) Bernhardt Bruce A. (Chandler AZ), Method and structure for reducing capacitance between interconnect lines.
  2. Nogami, Takeshi; Komai, Naoki; Ikeda, Koichi; Kinoshita, Takashi; Suzuki, Kohei; Kawakami, Nobuyuki; Fukumoto, Yoshito, Method of forming buried wiring, and apparatus for processing substratum.
  3. Jin Changming ; Luttmer Joseph D., Method of forming integrated circuit dielectric by evaporating solvent to yield phase separation.
  4. Alfred Grill ; Jeffrey Curtis Hedrick ; Christopher Vincent Jahnes ; Satyanarayana Venkata Nitta ; Kevin S. Petrarca ; Sampath Purushothaman ; Katherine Lynn Saenger ; Stanley Joseph Whitehair, Method of forming multilevel interconnect structure containing air gaps including utilizing both sacrificial and placeholder material.
  5. Clevenger Lawrence A ; Hsu Louis L., Semi-sacrificial diamond for air dielectric formation.
  6. Aoyama, Junichi; Kobayashi, Toshio, Semiconductor device and wiring forming method in semiconductor device.
  7. Li-Qun Xia ; Paul Fisher ; Margaret Lynn Gotuaco ; Frederic Gaillard FR; Ellie Yieh, Silicon carbide cap layers for low dielectric constant silicon oxide layers.
  8. Moslehi Mehrdad M., Ultra high-speed chip interconnect using free-space dielectrics.
  9. Moslehi Mehrdad M., Ultra high-speed chip semiconductor integrated circuit interconnect structure and fabrication method using free-space dielectrics.

이 특허를 인용한 특허 (1)

  1. Kim, Jung Geun; Jeong, Cheol Mo; Cho, Whee Won; Myung, Seong Hwan, Method for fabricating semiconductor device.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로