최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0351017 (2003-01-24) |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
인용정보 | 피인용 횟수 : 22 인용 특허 : 53 |
While debugging, a user chooses an incremental recompile. Internal signals of interest are selected and output pins are optionally reserved. An incremental recompile of the compiled design includes compiling a routing from each internal signal to an output pin. The technology-mapped netlist and pla
We claim: 1. A method of debugging an electronic design comprising: identifying a bug in a compiled electronic design; selecting an internal signal of said design to be viewed; identifying an output pin of said design to which it is desired to route said internal signal; performing an incremental
※ AI-Helper는 부적절한 답변을 할 수 있습니다.