[특허]Current-limiting logic interface circuit

STMicroelectronics S.A.

검색어에 아래의 연산자를 사용하시면 더 정확한 검색결과를 얻을 수 있습니다.
검색연산자

검색도움말
검색연산자	기능	검색시 예
()	우선순위가 가장 높은 연산자	예1) (나노 (기계 \| machine))
공백	두 개의 검색어(식)을 모두 포함하고 있는 문서 검색	예1) (나노 기계) 예2) 나노 장영실
\|	두 개의 검색어(식) 중 하나 이상 포함하고 있는 문서 검색	예1) (줄기세포 \| 면역) 예2) 줄기세포 \| 장영실
!	NOT 이후에 있는 검색어가 포함된 문서는 제외	예1) (황금 !백금) 예2) !image
*	검색어의 *란에 0개 이상의 임의의 문자가 포함된 문서 검색	예) semi*
""	따옴표 내의 구문과 완전히 일치하는 문서만 검색	예) "Transform and Quantization"

과학기술 지식인프라 ScienceON

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

특허 상세정보

MyON담기

내보내기 페이스북 공유 트위터 공유 카카오톡 공유

Current-limiting logic interface circuit

특허상세정보
국가/구분	United States(US) Patent 등록
국제특허분류(IPC7판)	H01H-035/00 H02H-003/08 H02H-009/02 H02H-003/00 H02H-007/00
미국특허분류(USC)	307/131; 307/412; 307/413; 361/093.1; 361/093.9; 361/101
출원번호	US-0242518 (2002-09-12)
우선권정보	FR-01 11784(2001-09-12)
발명자 / 주소	Castagnet,Thierry Ladiray,Olivier
출원인 / 주소	STMicroelectronics S.A.
대리인 / 주소	Wolf, Greenfield &
인용정보	피인용 횟수 : 3 인용 특허 : 3

초록
▼

A circuit of interface between a logic sensor and a logic input isolation barrier of a processing circuit, including an element of protection against input overvoltages, a current-limiting circuit connected in series between an input terminal and an output terminal of the interface circuit, and a control stage connected in parallel with the galvanic isolation element to be controlled to control the logic states thereof, the control stage inhibiting the operation of the galvanic isolation element if the input current is smaller than a predetermined thresh...

대표
청구항
▼

What is claimed is: 1. A circuit for interface between a logic sensor and a logic input isolation barrier of a processing circuit, including: an element of protection against input overvoltages; a current-limiting circuit including a series connection between an input terminal and an output terminal of the interface circuit; and a control stage connected in parallel with a galvanic isolation element to be controlled, to control the logic states thereof, the output terminal of the interface circuit adapted for connection to the galvanic isolation element, the control stage inhibiting the operation of the galvanic isolation element if an input current is smaller than a predetermined threshold. 2. The circuit of claim 1, wherein the current-limiting circuit is formed of a first sub-circuit pulling a portion of the input voltage to a reference voltage and of a second sub-circuit connected in series between the input and output terminals of the interface circuit. 3. The circuit of claim 1, wherein the control stage is formed of a comparator, a first input of which receives a predetermined current reference to be compared with an image of the current at the circuit input. 4. The circuit of claim 2, wherein the current-limiting circuit is formed of three mirror-assembled transistors, a first transistor being associated with a voltage reference circuit while a second transistor is associated with a reference resistor, a third transistor connecting the input and output terminals of the interface circuit. 5. The circuit of claim 4, wherein a fourth follower-assembled transistor is interposed between the second transistor and the reference resistor. 6. The circuit of claim 4, wherein a starting resistor is connected in parallel with the first transistor. 7. An interface circuit for use between a sensor and an isolation element, comprising: a current-limiting circuit including a series connection between an input terminal and an output terminal of the interface circuit; and a control stage for connection in parallel with the isolation element to control a logic state thereof in response to an input current, the output terminal of the interface circuit adapted for connection in the isolation element. 8. An interface circuit as defined in claim 7, further comprising: an element for protection against input over voltages. 9. An interface circuit as defined in claim 7, wherein the current-limiting circuit comprises a first current limiting sub-circuit connected between the input terminal and a reference voltage, and a second current limiting sub-circuit connected in series between the input and output terminals. 10. An interface circuit as defined in claim 9, wherein the current-limiting circuit element comprises a first transistor associated with a voltage reference circuit, a second transistor associated with a reference resistor and a third transistor connecting the input and output terminals of the interface circuit, wherein the first, second and third transistors are connected in a current mirror configuration. 11. An interface circuit as defined in claim 10, wherein the first current-limiting circuit further comprises a follower transistor between the second transistor and the reference resistor. 12. An interface circuit as defined in claim 10, wherein a starting resistor is connected in parallel with the first transistor. 13. An interface circuit as defined in claim 7, wherein the control stage comprises a comparator having a first input which receives a current reference and a second input which receives an image of the input current. 14. An interface circuit as defined in claim 13, wherein the comparator is configured to inhibit operation of the isolation element when the input current is smaller than a predetermined threshold current.

이 특허에 인용된 특허 (3)

이 특허를 인용한 특허 피인용횟수: 3

IPC 상위 출원인

내보내기

상세정보
내보내기 구분	파일저장 인쇄 메일전송
구성항목	관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표IPC 관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 공고번호, 공고일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표출원인, 출원인국적, 출원인주소, 발명자, 발명자E, 발명자코드, 발명자주소, 발명자 우편번호, 발명자국적, 대표IPC, IPC코드, 요약, 미국특허분류, 대리인주소, 대리인코드, 대리인(한글), 대리인(영문), 국제공개일자, 국제공개번호, 국제출원일자, 국제출원번호, 우선권, 우선권주장일, 우선권국가, 우선권출원번호, 원출원일자, 원출원번호, 지정국, Citing Patents, Cited Patents
저장형식	Text(ASCII format) Excel format PIAS분석(.xls)
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	> 총 건의 자료가 검색되었습니다. > 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) > 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. > 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) > 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오 > ~ > Text(ASCII format) Excel format

과학기술 지식인프라 ScienceON

ScienceON Chatbot

연합인증

특허 상세정보

Current-limiting logic interface circuit

초록
▼

대표
청구항
▼

이 특허에 인용된 특허 (3)

이 특허를 인용한 특허 피인용횟수: 3

IPC 상위 출원인

과제정보

상세정보조회

원문조회

IPC 상세정보(version : 201201)

연구과제 성과물(0)

참여연구원의 다른 문헌(0)

처리중입니다.

잠시만 기다려주세요.

ScienceON Chatbot

연합인증

특허 상세정보

Current-limiting logic interface circuit

초록 ▼

대표청구항 ▼

이 특허에 인용된 특허 (3)

이 특허를 인용한 특허 피인용횟수: 3

IPC 상위 출원인

과제정보

상세정보조회

원문조회

IPC 상세정보(version : 201201)

연구과제 성과물(0)

참여연구원의 다른 문헌(0)

처리중입니다.

잠시만 기다려주세요.

초록
▼

대표
청구항
▼