$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Load board 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01R-012/00
출원번호 US-0637588 (2003-08-11)
발명자 / 주소
  • Huang,Ching Jung
  • Chou,Hsiu Chu
  • Liao,Mu Sheng
  • Chen,Fu Tsai
  • Kuo,Pao Chuan
출원인 / 주소
  • Silicon Integrated Systems Corp.
대리인 / 주소
    Birch, Stewart, Kolasch &
인용정보 피인용 횟수 : 2  인용 특허 : 9

초록

A load board for packaged IC testing. The load board with predetermined testing circuit thereon has bonding pad areas on its surface. A plurality of bonding pads is formed on the bonding pad areas, each of which is disposed corresponding to a lead of a packaged IC for testing connection, such as a q

대표청구항

What is claimed is: 1. A load board, comprising a testing circuit therein and a plurality of bonding pad areas on the surface thereof, wherein a plurality of bonding pads is disposed on the bonding pad areas, each of which is disposed corresponding to a lead of an IC for directly bonding thereto an

이 특허에 인용된 특허 (9)

  1. Small Gary L. (Los Gatos CA), Adaptable load board assembly for testing ICs with different power/ground bond pad and/or pin configurations.
  2. Wells, Gary A.; Childress, Stephen R., Apparatus and method for contacting device with delicate light-transparent pane.
  3. Mahulikar Deepak ; Hoffman Paul R. ; Braden Jeffrey S., Ball grid array electronic package.
  4. Derwin Mark Daniel ; Labzentis Daniel Peter ; Reid Jonathan David ; Sharp Timothy Lee, Circuitized substrate with material containment means and method of making same.
  5. Ochiai Toshimasa,JPX, Contact sheet.
  6. Lee, Sung-Gue; Kim, Yong-Il, Method for forming bonding pads.
  7. Otsuka Kanji (Higashiyamato JPX) Kato Masao (Hadano JPX) Kumagai Takashi (Isehara JPX) Usami Mitsuo (Ohme JPX) Kuroda Shigeo (Ohme JPX) Sahara Kunizo (Nishitama JPX) Yamada Takeo (Koganei JPX) Miyamo, Semiconductor device having leads for mounting to a surface of a printed circuit board.
  8. Martin Chris G. ; Ma Manny Kin F., Test socket and methods.
  9. Lacap Efren M., Ultra thin, leadless and molded surface mount integrated circuit package.

이 특허를 인용한 특허 (2)

  1. Yamamoto,Kouki, Circuit component mounting device.
  2. Lee, Chul Min; Park, Won Hyung; Heo, Kyung Jin; Yang, Dek Gin; Yeo, Jin Su; Chun, Sung Wook, Substrate structure and method of manufacturing the same.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로