$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Method and apparatus for rule file generation 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • G06F-017/50
출원번호 US-0090256 (2002-03-01)
발명자 / 주소
  • Eccles,Robert E.
  • Roberts,Mark Brian
출원인 / 주소
  • Xilinx, Inc.
인용정보 피인용 횟수 : 6  인용 특허 : 17

초록

Method and apparatus are described for providing a rule file. More particularly, a design rule document is converted to a table file of design rules and associated design rule values, where design rules follow a naming convention to maintain uniqueness among them. A parameterized design rule check

대표청구항

The invention claimed is: 1. A method for generating a rule-based file for producing integrated circuit, comprising: obtaining a rule document associating design rules and design rule values; generating a table file from the rule document associating design rule names for the design rules with corr

이 특허에 인용된 특허 (17)

  1. Kerstin Kay McKay ; Mark Preston Ammon ; Mark Alan Grabski, Design rule checking tools and methods that use waiver layout patterns to waive unwanted dimensional check violations.
  2. Hartmann Alfred C., Dynamically reconfigurable logic networks interconnected by fall-through FIFOs for flexible pipeline processing in a system-on-a-chip.
  3. Clifford Hessel ; Paul E. Voglewede ; Michael E. Kreeger ; Christopher D. Mackey ; Scott E. Marks ; Alfred W. Pietzold, III ; Louis M. Orsini ; John E. Gorton, Field programmable radio frequency communications equipment including a configurable if circuit, and method therefor.
  4. Andrews William B. ; Britton Barry K. ; Hickey Thomas J. ; Modo Ronald T. ; Nguyen Ho T. ; Schadt Lorraine L. ; Singh Satwant, Hybrid programmable gate arrays.
  5. Heile Francis B. ; Fairbanks Brent A., Incremental compilation of electronic design for work group.
  6. Ono, Makoto; Iwata, Hisafumi; Harada, Kanako, Inspection data analysis program, defect inspection apparatus, defect inspection system and method for semiconductor device.
  7. Gilson Kent L. (255 N. Main St. ; Apt. 210 Salt Lake City UT 84115), Integrated circuit computing device comprising a dynamically configurable gate array having a microprocessor and reconfi.
  8. Cooke Laurence H. ; Phillips Christopher E. ; Wong Dale, Integrated processor and programmable data path chip for reconfigurable computing.
  9. Wong Dale ; Phillips Christopher E. ; Cooke Laurence H., Integrated processor and programmable data path chip for reconfigurable computing.
  10. Richardson, Guy R.; Rigg, Dana M., Method and system for using error and filter layers in each DRC rule.
  11. Trimberger Stephen M., Method for compiling and executing programs for reprogrammable instruction set accelerator.
  12. Chung-Hsing Wang TW, Methodology for generating a design rule check notch-error free core cell library layout.
  13. Levy Harold J. ; Bothra Subhas ; Chapman David C., Methods and apparatus for design rule checking.
  14. Muthujumaraswathy Kumaraguru ; Rostoker Michael D., Multimedia interface having a multimedia processor and a field programmable gate array.
  15. Trimberger Stephen M. (San Jose CA), Non-reconfigurable microprocessor-emulated FPGA.
  16. Kimura Junichi (Hachiouji JPX) Nejime Yoshito (Hachiouji JPX) Noguchi Kouji (Kokubunji JPX), Programmable digital signal processor for performing a plurality of signal processings.
  17. Collins Mark Andrew (Austin TX), Reconfigurable network interface apparatus and method.

이 특허를 인용한 특허 (6)

  1. Harashima, Ichiro; Nakashima, Keisuke, Design rule management method, design rule management program, rule management apparatus, and rule verification apparatus.
  2. Groen, Eric D.; Boecker, Charles W.; Black, William C.; Irwin, Scott A.; Kryzak, Joseph Neil, MGT/FPGA clock management system.
  3. Goren,Lidor; Raphayevich,Alex; Aviv,Tamara, Method for creating a parameterized cell library dual-layered rule system for rapid technology migration.
  4. Ho,Min Fang, Method of and circuit for verifying a layout of an integrated circuit device.
  5. Lin,Po Huang; Su,Yi Jen; Shih,Miin Chih, System and method for manipulating an integrated circuit layout.
  6. Malik,Shobhit; Chen,Hsiu Nien; Yu,Bob; Leong,Wai Kit, Systematic approach for applying recommended rules on a circuit layout.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로