$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Nitridation of STI liner oxide for modulating inverse width effects in semiconductor devices 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-021/762
  • H01L-021/70
출원번호 US-0103104 (2005-04-11)
발명자 / 주소
  • Mehrotra,Manoj
  • Niimi,Hiroaki
출원인 / 주소
  • Texas Instruments Incorporated
인용정보 피인용 횟수 : 5  인용 특허 : 28

초록

초록이 없습니다.

대표청구항

대표청구항이 없습니다.

이 특허에 인용된 특허 (28)

  1. Watt, Jeffrey T., Adjustment of threshold voltages of selected NMOS and PMOS transistors using fewer masking steps.
    상세보기
  2. Arghavani Reza ; Chau Robert S ; Arcot Binny, Advanced trench sidewall oxide for shallow trench technology.
    상세보기
  3. Geffken, Robert M.; Horak, David V.; Stamper, Anthony K., Contact capping local interconnect.
    상세보기
  4. Huang Shih-Fen ; Puchner Helmut, Dual nitrogen implantation techniques for oxynitride formation in semiconductor devices.
    상세보기
  5. McElheny, Peter John; Liu, Yowjuang (Bill), Dual-oxide transistors for the improvement of reliability and off-state leakage.
    상세보기
  6. McWilliams Donald A. (Placentia CA) Fa Charles H. (Costa Mesa CA) Larchian George A. (Northridge CA) Maxwell ; Jr. Oral F. (Santa Ana CA), Electrically isolated semiconductor devices on common crystalline substrate.
    상세보기
  7. Lin, Chrong-Jung; Chen, Hsin-Ming, High aspect ratio shallow trench using silicon implanted oxide.
    상세보기
  8. Huang Tse Yao,TWX ; Lai Yun Sen,TWX, Method for STI-top rounding control.
    상세보기
  9. Huang Kuo-Tai,TWX ; Yang Gwo-Shii,TWX ; Yew Tri-Rung,TWX ; Lur Water,TWX, Method for fabricating a shallow-trench isolation structure with a rounded corner in integrated circuit.
    상세보기
  10. Chuang Shu-Ya,TWX, Method for fabricating shallow trench isolation structure.
    상세보기
  11. Wasshuber, Christoph A.; Chen, Zhihao; Mehrad, Freidoon, Method for forming a bottom corner rounded STI.
    상세보기
  12. Chen Chao-Cheng,TWX ; Tsai C. S.,TWX ; Yu C. H.,TWX, Method for forming a shallow trench with tapered profile and round corners for the application of shallow trench isolat.
    상세보기
  13. Lai, Tommy Mau Lam; Li, Weining; Lin, Yung Tao, Method of angle implant to improve transistor reverse narrow width effect.
    상세보기
  14. Sumino, Jun; Shimizu, Satoshi; Sugihara, Tsuyoshi, Method of fabricating a semiconductor device with a trench isolation structure and resulting semiconductor device.
    상세보기
  15. Vassiliev Vladislav,SGX ; Peidous Igor,SGX, Method of filling shallow trenches.
    상세보기
  16. Gau Jing-Horng,TWX, Method of manufacturing shallow trench isolation.
    상세보기
  17. Watt, Jeffrey T.; Patel, Kedar, Method to eliminate inverse narrow width effect in small geometry MOS transistors.
    상세보기
  18. Tsai ChaoChieh,TWX ; Sun Yuan-Chen,TWX, Method to reduce a reverse narrow channel effect for MOSFET devices.
    상세보기
  19. Ibok Effiong ; He Yue-Song ; Liu Yowjuang W., Nitridation assisted polysilicon sidewall protection in self-aligned shallow trench isolation.
    상세보기
  20. Joyner Keith, Oxide deglaze before sidewall oxidation of mesa or trench.
    상세보기
  21. Yamauchi, Michiko, Semiconductor device and manufacturing method thereof.
    상세보기
  22. Divakaruni Ramachandra ; Gambino Jeffrey P. ; Mandelman Jack A. ; Radens Carl J. ; Tonti William R., Shallow trench isolation method utilizing combination of spacer and fill.
    상세보기
  23. Moon Peter K. ; Landau Berni W. ; Krick David T., Shallow trench isolation technique.
    상세보기
  24. Effiong E. Ibok, Spacer-assisted ultranarrow shallow trench isolation formation.
    상세보기
  25. Schrems Martin,DEX ; Mandelman Jack ; Hoepfner Joachim ; Schaefer Herbert,DEX ; Stengl Reinhard,DEX, Trench capacitor with epi buried layer.
    상세보기
  26. Kim, Sung-eui; Lee, Keum-joo; Hwang, In-seak; Koh, Young-sun; Ahn, Dong-ho; Park, Moon-han; Park, Tai-su, Trench isolation regions having recess-inhibiting layers therein that protect against overetching.
    상세보기
  27. Liu Yowjuang W. ; Wollesen Donald L., Trenched gate non-volatile semiconductor device and method with corner doping and sidewall doping.
    상세보기
  28. Liaw Jhon-Jhy,TWX ; Yaung Dun-Nian,TWX ; Lee Jin-Yuan,TWX, Using an extra boron implant to improve the NMOS reverse narrow width effect in shallow trench isolation process.
    상세보기

이 특허를 인용한 특허 (5)

  1. Yang, Chih-Chao; Edelstein, Daniel C.; Molis, Steven E., Enhanced diffusion barrier for interconnect structures.
    상세보기
  2. Yang, Chih-Chao; Edelstein, Daniel C.; Molis, Steven E., Enhanced diffusion barrier for interconnect structures.
    상세보기
  3. Fang, Sunfei; Gluschenkov, Oleg; Kim, Byeong Y.; Krishnan, Rishikesh; Yang, Daewon, Shallow trench isolation for device including deep trench capacitors.
    상세보기
  4. Niimi, Hiroaki; Marley, Elisabeth, Strain modulation in active areas by controlled incorporation of nitrogen at si-SiO2 interface.
    상세보기
  5. Lin, Jia-Ming; Jangjian, Shiu-Ko; Lin, Chun-Che; Wang, Ying-Lang; Lin, Wei-Ken; Liu, Chuan-Pu, Trench structure of semiconductor device having uneven nitrogen distribution liner.
    상세보기

관련 콘텐츠

섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로