$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Method and system for integrating cores in FPGA-based system-on-chip (SoC) 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • G06F-017/50
출원번호 US-0100972 (2005-04-07)
발명자 / 주소
  • Hwang,L. James
  • Sanchez,Reno L.
출원인 / 주소
  • Xilinx, Inc.
인용정보 피인용 횟수 : 6  인용 특허 : 26

초록

초록이 없습니다.

대표청구항

대표청구항이 없습니다.

이 특허에 인용된 특허 (26)

  1. Zaidi, S. Jauher A.; Ou, Michael; Adams, Lyle E.; Ramlaoui, Hussam I.; Mills, Billy D.; Bhagat, Robin, Chip-core framework for systems-on-a-chip.
    상세보기
  2. Hartmann Alfred C., Dynamically reconfigurable logic networks interconnected by fall-through FIFOs for flexible pipeline processing in a system-on-a-chip.
    상세보기
  3. Duboc, Jean Francois; Oddoart, Romain, Enhanced programmable core model with integrated graphical debugging functionality.
    상세보기
  4. Clifford Hessel ; Paul E. Voglewede ; Michael E. Kreeger ; Christopher D. Mackey ; Scott E. Marks ; Alfred W. Pietzold, III ; Louis M. Orsini ; John E. Gorton, Field programmable radio frequency communications equipment including a configurable if circuit, and method therefor.
    상세보기
  5. Franca-Neto, Luiz M., High speed computer bus system with bi-directional transmission medium and interface device.
    상세보기
  6. Andrews William B. ; Britton Barry K. ; Hickey Thomas J. ; Modo Ronald T. ; Nguyen Ho T. ; Schadt Lorraine L. ; Singh Satwant, Hybrid programmable gate arrays.
    상세보기
  7. Coleman Patrick J. ; Whittaker Thomas E. ; Yip David C. W. ; Moore Mark A., Information appliance software architecture with replaceable service module providing abstraction function between syste.
    상세보기
  8. Gilson Kent L. (255 N. Main St. ; Apt. 210 Salt Lake City UT 84115), Integrated circuit computing device comprising a dynamically configurable gate array having a microprocessor and reconfi.
    상세보기
  9. Gilson Kent L. (Salt Lake City UT), Integrated circuit computing device comprising a dynamically configurable gate array having a microprocessor and reconfi.
    상세보기
  10. Cooke Laurence H. ; Phillips Christopher E. ; Wong Dale, Integrated processor and programmable data path chip for reconfigurable computing.
    상세보기
  11. Wong Dale ; Phillips Christopher E. ; Cooke Laurence H., Integrated processor and programmable data path chip for reconfigurable computing.
    상세보기
  12. Zizzo, Claudio, Method and system for chip design using remotely located resources.
    상세보기
  13. Sanchez, Reno L.; Linn, John H., Method and system for creating a customized support package for an FPGA-based system-on-chip (SoC).
    상세보기
  14. Sanchez, Reno L.; Thorpe, Douglas E., Method and system for inserting probe points in FPGA-based system-on-chip (SoC).
    상세보기
  15. Trimberger Stephen M., Method for compiling and executing programs for reprogrammable instruction set accelerator.
    상세보기
  16. Daniel Watkins, Method for programming an FPGA and implementing an FPGA interconnect.
    상세보기
  17. Jose Maria Insenser Farre ES; Julio Faura Enriquez ES, Microprocessor based mixed signal field programmable integrated device and prototyping methodology.
    상세보기
  18. Barry K. Britton ; Ravikumar Charath ; Zheng Chen ; James F. Hoff ; Cort D. Lansenderfer ; Don McCarley ; Richard G. Stuby, Jr. ; Ju-Yuan D. Yang, Multi-master multi-slave system bus in a field programmable gate array (FPGA).
    상세보기
  19. Muthujumaraswathy Kumaraguru ; Rostoker Michael D., Multimedia interface having a multimedia processor and a field programmable gate array.
    상세보기
  20. Huppenthal Jon M. ; Leskar Paul A., Multiprocessor computer architecture incorporating a plurality of memory algorithm processors in the memory subsystem.
    상세보기
  21. Trimberger Stephen M. (San Jose CA), Non-reconfigurable microprocessor-emulated FPGA.
    상세보기
  22. Watkins, Daniel, Programmable ASIC.
    상세보기
  23. Kimura Junichi (Hachiouji JPX) Nejime Yoshito (Hachiouji JPX) Noguchi Kouji (Kokubunji JPX), Programmable digital signal processor for performing a plurality of signal processings.
    상세보기
  24. Dao,Khang Kim; Baxter,Glenn A., Programmable logic device including programmable interface core and central processing unit.
    상세보기
  25. Collins Mark Andrew (Austin TX), Reconfigurable network interface apparatus and method.
    상세보기
  26. Mason Martin Thomas ; McConnell David Andrew ; Dasari Ajithkumar Venkata, Software tool to allow field programmable system level devices.
    상세보기

이 특허를 인용한 특허 (6)

  1. Anderson, James Bryan, Generic DMA IP core interface for FPGA platform design.
    상세보기
  2. Groen, Eric D.; Boecker, Charles W.; Black, William C.; Irwin, Scott A.; Kryzak, Joseph Neil, MGT/FPGA clock management system.
    상세보기
  3. Murray, James J.; Lu, Ting, Method and apparatus for implementing a data bus interface.
    상세보기
  4. Murray, James J., Method and apparatus for implementing quality of service in a data bus interface.
    상세보기
  5. McGowan, Miles P.; McCracken, Thaddeus Clay; Jarosz, Joseph P.; Ng, Jeffrey Kim, Method and system for determining configurations.
    상세보기
  6. McCracken, Thaddeus Clay; McGowan, Miles P, Method and system for mapping memory when selecting an electronic product.
    상세보기

관련 콘텐츠

섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로