$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Surface barriers for copper and silver interconnects produced by a damascene process 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-021/44
  • H01L-021/02
출원번호 US-0788991 (2004-02-27)
발명자 / 주소
  • Farrar,Paul A.
출원인 / 주소
  • Micron Technology, Inc.
대리인 / 주소
    TraskBritt
인용정보 피인용 횟수 : 7  인용 특허 : 12

초록

초록이 없습니다.

대표청구항

대표청구항이 없습니다.

이 특허에 인용된 특허 (12)

  1. Harper James M. E. (Yorktown Heights NY) Holloway Karen L. (Mount Kisco NY) Kwok Thomas Y. (Westwood NJ), Copper alloy metallurgies for VLSI interconnection structures.
    상세보기
  2. Shingubara, Shoso; Takahagi, Takayuki; Sakaue, Hiroyuki, Electroless plating process, and embedded wire and forming process thereof.
    상세보기
  3. Nguyen Tue ; Hsu Sheng Teng, Low resistance contact between circuit metal levels.
    상세보기
  4. Nguyen Tue ; Hsu Sheng Teng, Low resistance contact between integrated circuit metal levels and method for same.
    상세보기
  5. Uchibori, Chihiro, Metal interconnection, semiconductor device, method for forming metal interconnection and method for fabricating semiconductor device.
    상세보기
  6. Yung Hao-Chieh,TWX, Metal-line structure having a spacer structure covering the sidewalls thereof.
    상세보기
  7. Paul A. Farrar, Method of fabricating a barrier layer associated with a conductor layer in damascene structures.
    상세보기
  8. Hu, Shao-Chung; Yang, Yu-Ru; Huang, Chien-Chung; Hung, Tzung-Yu, Method of fabricating a dual damascene copper wire.
    상세보기
  9. Farrar Paul A., Method of forming foamed polymeric material for an integrated circuit.
    상세보기
  10. Paul A. Farrar, Process for providing seed layers for using aluminum, copper, gold and silver metallurgy process for providing seed layers for using aluminum, copper, gold and silver metallurgy.
    상세보기
  11. Subhash Gupta SG; Mei-Sheng Zhou SG; Simon Chooi SG; Sangki Hong SG, Reversed damascene process for multiple level metal interconnects.
    상세보기
  12. Paul A. Farrar, Structures and methods to enhance copper metallization.
    상세보기

이 특허를 인용한 특허 (7)

  1. Li, Baozhen; Yang, Chih-Chao, Dual damascene structure with liner.
    상세보기
  2. Li, Baozhen; Yang, Chih-Chao, Dual damascene structure with liner.
    상세보기
  3. Yang, Chih-Chao; Horak, David V.; Koburger, III, Charles W.; Ponoth, Shom, Hybrid copper interconnect structure and method of fabricating same.
    상세보기
  4. Yang, Chih-Chao; Horak, David V.; Koburger, III, Charles W.; Ponoth, Shom, Hybrid copper interconnect structure and method of fabricating same.
    상세보기
  5. Tang, Sanh D.; Sills, Scott E.; West, Whitney L.; Goodwin, Rob B.; Sinha, Nishant, Methods of forming at least one conductive element and methods of forming a semiconductor structure.
    상세보기
  6. Tang, Sanh D.; Sills, Scott E.; West, Whitney L.; Goodwin, Rob B.; Sinha, Nishant, Methods of forming conductive elements of semiconductor devices and of forming memory cells.
    상세보기
  7. Tang, Sanh D.; Sills, Scott E.; West, Whitney L.; Goodwin, Rob B.; Sinha, Nishant, Semiconductor structures and memory cells including conductive material and methods of fabrication.
    상세보기

관련 콘텐츠

섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로