$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Embedded system with instruction prefetching device, and method for fetching instructions in embedded systems 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • G06F-012/00
출원번호 US-0458470 (2003-06-10)
우선권정보 TW-91112826 A(2002-06-12)
발명자 / 주소
  • Lin,Chang Fu
출원인 / 주소
  • Mediatek Inc.
인용정보 피인용 횟수 : 1  인용 특허 : 17

초록

초록이 없습니다.

대표청구항

대표청구항이 없습니다.

이 특허에 인용된 특허 (17)

  1. Trieu Tuong P. ; Lent David D. ; Gadagkar Ashish S. ; VonBokern Vincent E. ; Bogin Zohar, Abort of DRAM read ahead when PCI read multiple has ended.
    상세보기
  2. Steinbach Andy ; Swanstrom Scott ; Wisor Michael, Architecture and method for controlling a cache memory.
    상세보기
  3. Toshihisa Kamemaru JP, Bridge method, bus bridge, and multiprocessor system.
    상세보기
  4. Cherabuddi Rajasekhar, Central processing unit and method for improving instruction cache miss latencies using an instruction buffer which cond.
    상세보기
  5. Sindhu Pradeep S. ; Frailong Jean-Marc ; Gastinel Jean A., Consistent packet switched memory bus for shared memory multiprocessors.
    상세보기
  6. Gustin Jay W. ; Hodge Michael L., Control circuit for an interface between a PCI bus and a module bus.
    상세보기
  7. Murakami, Yasuyuki; Matsui, Shigezumi; Nishiyama, Kunihiko; Kiuchi, Atsushi; Takitsune, Yuichi, Data processer and data processing system.
    상세보기
  8. Genduso Thomas B. ; Vanderslice Edward R., Data processing system memory controller that selectively caches data associated with write requests.
    상세보기
  9. White Christopher E. ; Fourcroy Antone L., Detecting self-modifying code in a pipelined processor with branch processing by comparing latched store address to sub.
    상세보기
  10. Jeddeloh Joseph ; Meyer James ; Brown Jeffrey R., Low latency memory read with concurrent pipe lined snoops.
    상세보기
  11. Tatosian David A. (Stow MA) Goodwin Paul M. (Littleton MA) Thaller Kurt M. (Acton MA) Smelser Donald W. (Bolton MA), Memory stream buffer.
    상세보기
  12. Trehus, Eric; Ko, Kuan-Yuh, Method and apparatus for optimizing prefetching based on memory addresses.
    상세보기
  13. Todd David William ; Snyder Michael Dean ; Reynolds Brian Keith ; Garcia Michael Julio, Method and apparatus for transferring data over a processor interface bus.
    상세보기
  14. Bucher Timothy ; Hester Douglas Christopher ; Sell John Victor ; Tran Cang N., Method for maintaining memory coherency in a computer system having a cache utilizing snoop address injection during a.
    상세보기
  15. Fouts Douglas Jai, Predictive read cache memories for reducing primary cache miss latency in embedded microprocessor systems.
    상세보기
  16. Chin Kenneth T. ; Collins Michael J. ; Larson John E. ; Lester Robert A., System and method for maintaining ownership of a processor bus while sending a programmed number of snoop cycles to the processor cache.
    상세보기
  17. Olarig, Sompong P.; Bonola, Thomas J.; Prakash, Ramkrishna V., System supporting multicast master cycles between different busses in a computer system.
    상세보기

이 특허를 인용한 특허 (1)

  1. Zohar,Ofir; Revah,Yaron; Helman,Haim; Cohen,Dror; Schwartz,Shemer, System method and circuit for retrieving into cache data from one or more mass data storage devices.
    상세보기

관련 콘텐츠

섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로