최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0544598 (2006-10-10) |
등록번호 | US-7271638 (2007-09-18) |
우선권정보 | JP-2003-283709(2003-07-31) |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
인용정보 | 피인용 횟수 : 23 인용 특허 : 11 |
A delay circuit includes a first delay line circuit having a plurality of stages of delay units, a second delay line circuit having a plurality of stages of delay units, a plurality of transfer circuits provided in association with respective stages of the delay units of the first delay line circuit
What is claimed is: 1. A delay circuit comprising: a delay line circuit including a plurality of stages of delay units; a first switch controlled to be turned on and off based on an input control signal, and a second switch, said second switch being connected to an output of the delay unit of the s
※ AI-Helper는 부적절한 답변을 할 수 있습니다.