$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Process for forming a redundant structure 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-021/4763
  • H01L-021/02
출원번호 US-0164223 (2005-11-15)
등록번호 US-7279411 (2007-10-09)
발명자 / 주소
  • Agarwala,Birendra N.
  • Nguyen,Du Binh
  • Rathore,Hazara Singh
출원인 / 주소
  • International Business Machines Corporation
대리인 / 주소
    Greenblum & Bernstein, P.L.C.
인용정보 피인용 횟수 : 15  인용 특허 : 9

초록

Device and method of fabricating device. The device includes a dual damascene line having a metal line and a via, and a redundant liner arranged to divide the metal line. The method includes forming a trench in a metal stripe of a dual damascene line, depositing a barrier layer in the trench, and fi

대표청구항

What is claimed is: 1. A method of fabricating a device, comprising: forming a trench in a metal stripe of a dual damascene line; depositing a barrier layer in the trench; filling a remainder of the trench with metal; and forming a second trench, wherein at least a portion of the second trench exte

이 특허에 인용된 특허 (9)

  1. Mei Sheng Zhou SG; Sangki Hong SG; Simon Chooi SG, Aluminum and copper bimetallic bond pad scheme for copper damascene interconnects.
  2. Engel, Brett H.; Hoinkis, Mark; Miller, John A.; Seo, Soon-Cheon; Wang, Yun-Yu; Wong, Kwong Hon, Chromium adhesion layer for copper vias in low-k technology.
  3. Anthony K. Stamper, Copper conductive line with redundant liner and method of making.
  4. Howell, Wayne J.; Mendelson, Ronald L.; Motsiff, William T., Copper pad structure.
  5. Steven H. Boettcher ; Herbert L. Ho ; Mark Hoinkis ; Hyun Koo Lee ; Yun-Yu Wang ; Kwong Hon Wong, Copper vias in low-k technology.
  6. Wada, Junichi; Oikawa, Yasushi; Katata, Tomio, Method of manufacturing semiconductor device having an aluminum wiring layer.
  7. Feng,Hsien Ping; Tsao,Jung Chih; Cheng,Hsi Kuei; Lee,Chih Tsung; Cheng,Ming Yuan; Lin,Steven; Chuang,Ray; Liu,Chi Wen, Post ECP multi-step anneal/H2 treatment to reduce film impurity.
  8. Edward C. Cooney, III ; Anthony K. Stamper, Ultra-thin tantalum nitride copper interconnect barrier.
  9. Cyprian E. Uzoh, Wiring structures containing interconnected metal and wiring levels including a continuous, single crystalline or polycrystalline conductive material having one or more twin boundaries.

이 특허를 인용한 특허 (15)

  1. Li, Baozhen; Yang, Chih-Chao, Dual damascene structure with liner.
  2. Li, Baozhen; Yang, Chih-Chao, Dual damascene structure with liner.
  3. Filippi, Ronald G.; Fitzsimmons, John A.; Kolvenbach, Kevin; Wang, Ping-Chuan, Electromigration immune through-substrate vias.
  4. Filippi, Ronald G.; Fitzsimmons, John A.; Kolvenbach, Kevin; Wang, Ping-Chuan, Electromigration immune through-substrate vias.
  5. Burke, Chad M.; Li, Baozhen; Wong, Keith Kwong Hon; Yang, Chih-Chao, Electronic fuse having an insulation layer.
  6. Yang, Chih-Chao; Horak, David V.; Koburger, III, Charles W.; Ponoth, Shom, Hybrid copper interconnect structure and method of fabricating same.
  7. Yang, Chih-Chao; Horak, David V.; Koburger, III, Charles W.; Ponoth, Shom, Hybrid copper interconnect structure and method of fabricating same.
  8. Lo, Hsiao Yun; Lin, Yung-Chi; Hsueh, Yang-Chih; Wu, Tsang-Jiuh; Chiou, Wen-Chih, Interconnection structure with confinement layer.
  9. Lo, Hsiao Yun; Lin, Yung-Chi; Hsueh, Yang-Chih; Wu, Tsang-Jiuh; Chiou, Wen-Chih, Interconnection structure with confinement layer.
  10. Daubenspeck, Timothy H.; Landers, William F.; Zupanski-Nielsen, Donna S., Method for fabricating last level copper-to-C4 connection with interfacial cap structure.
  11. Yang, Chih-Chao; Shaw, Thomas M., Redundant metal barrier structure for interconnect applications.
  12. Yang, Chih-Chao; Shaw, Thomas M., Redundant metal barrier structure for interconnect applications.
  13. Lin, Yung-Chi; Wu, Tsang-Jiuh; Chiou, Wen-Chih, Robust through-silicon-via structure.
  14. Park, Dong-Sik; Kim, Sungjin; Kang, Seungmo, Semiconductor devices and the method of manufacturing the same.
  15. Kang, Shin-Jae; Oh, Gyuhwan; Park, Insun; Lim, Hyunseok; Lim, Nak-Hyun, Variable resistance non-volatile memory cells and methods of fabricating same.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로