$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Interconnect structures with bond-pads and methods of forming bump sites on bond-pads

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-021/44
  • H01L-021/02
출원번호 US-0032975 (2005-01-10)
등록번호 US-7282433 (2007-10-16)
발명자 / 주소
  • Tang,Sanh D.
  • Tuttle,Mark E.
  • Cook,Keith R.
출원인 / 주소
  • Micron Technology, Inc.
대리인 / 주소
    Perkins Coie LLP
인용정보 피인용 횟수 : 11  인용 특허 : 14

초록

Microelectronic workpieces that have bump sites over bond-pads and methods of fabricating such bump sites. One embodiment of such a workpiece, for example, includes a substrate having a plurality of microelectronic dies comprising integrated circuitry and bond-pads, such as copper bond-pads, electri

대표청구항

We claim: 1. A method of forming bump sites on bond-pads in the manufacturing of microelectronic devices, comprising: providing a microelectronic workpiece having a plurality of dies, wherein individual dies include integrated circuitry and bond-pads electrically coupled to the integrated circuitry

이 특허에 인용된 특허 (14)

  1. Peter Elenius ; Harry Hollack, Chip scale package using large ductile solder balls.
  2. Walker, George F.; Goldblatt, Ronald D.; Gruber, Peter A.; Horton, Raymond R.; Petrarca, Kevin S.; Volant, Richard P.; Cheng, Tien-Jen, Common ball-limiting metallurgy for I/O sites.
  3. Degani Yinon ; Gregus Jeffrey Alan, Flip chip metallization.
  4. Mitchell Douglas G. ; Carney Francis J. ; Woolsey Eric J., Interconnect system and method of fabrication.
  5. Wen Ying-Nan,TWX ; Kung Ling-Chen,TWX ; Lu Szu-Wei,TWX ; Uang Ruoh-Huey,TWX, Method for forming fine-pitched solder bumps.
  6. Munroe Robert A. ; Greer Stuart E., Method for forming interconnect bumps on a semiconductor die.
  7. Chan Seung Hwang KR; Seung Ouk Jung KR, Method for manufacturing semiconductor devices having redistribution patterns with a concave pattern in a bump pad area.
  8. Tseng Horng-Huei,TWX, Method of eliminating dishing effect in polishing of dielectric film.
  9. Akram Salman, Method of forming conductive bumps on die for flip chip applications.
  10. Stuart E. Greer, Method of forming copper interconnection utilizing aluminum capping film.
  11. Richard C. Ruby ; Tracy E. Bell ; Frank S. Geefay ; Yogesh M. Desai, Microcap wafer-level package.
  12. Fahn, Fu-Jier; Lin, Kuo-Wei; Chen, James; Cheu, Eugene; Peng, Chien-Shian; Fan, Gilbert; Lin, Kenneth, Patterned conductor layer pasivation method with dimensionally stabilized planarization.
  13. Min-Lung Huang TW, Semiconductor device having bump electrode.
  14. Wang, Chung Yu; Huang, Chender; Tsao, Pei-Haw; Chen, Ken; Huang, Hank, Under bump metallization structure.

이 특허를 인용한 특허 (11)

  1. Hu, Chun Ping; Chen, Cheng Chung; Tsi, Chien Wen; Lee, Yu Ching, Bumping process and bump structure.
  2. Hu, Chun Ping; Chen, Cheng Chung; Tsi, Chien Wen; Lee, Yu Ching, Bumping process and bump structure.
  3. Sulfridge, Marc, Conductive interconnect structures and formation methods using supercritical fluids.
  4. Sulfridge, Marc, Conductive interconnect structures and formation methods using supercritical fluids.
  5. Blass, Daniel L.; Ajoian, Jack V., Interconnect structure configured to control solder flow and method of manufacturing of same.
  6. Tang, Sanh D.; Tuttle, Mark E.; Cook, Keith R., Interconnect structures with bond-pads and methods of forming bump sites on bond-pads.
  7. Choi, Yong Keon, Method of fabricating passivation.
  8. Lindgren, Joseph T., Semiconductor device with copper wirebond sites and methods of making same.
  9. Lindgren, Joseph T., Semiconductor device with copper wirebond sites and methods of making same.
  10. Akram, Salman; Watkins, Charles M.; Hiatt, William M.; Hembree, David R.; Wark, James M.; Farnworth, Warren M.; Tuttle, Mark E.; Rigg, Sidney B.; Oliver, Steven D.; Kirby, Kyle K.; Wood, Alan G.; Velicky, Lu, Through-wafer interconnects for photoimager and memory wafers.
  11. Akram, Salman; Watkins, Charles M.; Hiatt, William M.; Hembree, David R.; Wark, James M.; Farnworth, Warren M.; Tuttle, Mark E.; Rigg, Sidney B.; Oliver, Steven D.; Kirby, Kyle K.; Wood, Alan G.; Velicky, Lu, Through-wafer interconnects for photoimager and memory wafers.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트