$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Method for programming a mask-programmable logic device and device so programmed

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • G06F-017/50
출원번호 US-0875256 (2004-06-23)
등록번호 US-7290237 (2007-10-30)
발명자 / 주소
  • Perry,Steven
  • Nixon,Gregor
  • Kong,Larry
  • Scott,Alasdair
  • Hall,Andrew
  • Wang,Lingli
  • Dettmar,Chris
  • Park,Jonathan
  • Price,Richard
출원인 / 주소
  • Altera Corporation
대리인 / 주소
    Ropes & Gray LLP
인용정보 피인용 횟수 : 2  인용 특허 : 22

초록

A user logic design for a mask-programmable logic device ("MPLD") may be designed on a comparable or compatible user-programmable logic device ("UPLD") and migrated to the MPLD, or may be designed directly on an MPLD. If the design is designed on a UPLD, the constraints of the target MPLD--i.e., dif

대표청구항

What is claimed is: 1. A method of programming a mask-programmable logic device to create a mask-programmed logic device that performs one or more desired functions, said method comprising: designing, for a user-programmable logic device compatible with said mask-programmable logic device, programm

이 특허에 인용된 특허 (22)

  1. David A. Asson ; James B. MacArthur, Configurable memory design for masked programmable logic.
  2. Huggins Alan H. ; Schmulian David E. ; MacPherson John ; Devanney William L., Designing integrated circuit gate arrays using programmable logic device bitstreams.
  3. Tony Ngai ; Sergey Shumarayev ; Wei-Jen Huang ; Rakesh Patel ; Tin Lai, Embedded memory blocks for programmable logic.
  4. New Bernard J., Field programmable gate array with distributed gate-array functionality.
  5. New Bernard J., Field programmable gate array with mask programmable I/O drivers.
  6. New Bernard J., Field programmable gate array with mask programmable I/O drivers.
  7. Tavana Danesh ; Yee Wilson K. ; Trimberger Stephen M., Integrated circuit with field programmable and application specific logic areas.
  8. Tavana Danesh ; Yee Wilson K. ; Trimberger Stephen M., Integrated circuit with field programmable and application specific logic areas.
  9. Tan,Kim Pin; Ang,Boon Jin; Ng,Bee Yee, Mask-programmable logic device with building block architecture.
  10. Buch Kiran B. (Fremont CA) Law Edwin S. (Saratoga CA) Chu Jakong J. (Santa Clara CA), Mask-programmed integrated circuits having timing and logic compatibility to user-configured logic arrays.
  11. Baxter Glenn A., Method and apparatus for converting a programmable logic device representation of a circuit into a second representation.
  12. Powell Gary P. (Allentown PA), Method and apparatus for converting field-programmable gate array implementations into mask-programmable logic cell impl.
  13. Baxter, Glenn A.; Gan, Andy H., Method and apparatus for timing management in a converted design.
  14. Glenn A. Baxter, Method for converting programmable logic devices into standard cell devices.
  15. Lawman Gary R., Method for generating a secure macro element of a design for a programmable IC.
  16. Baxter, Glenn A., Method for improving area in reduced programmable logic devices.
  17. Park, Jonathan; Chen, Eugen; Saito, Richard; Wright, Adam; Ratchev, Evgueni, Method of creating a mask-programmed logic device from a pre-existing circuit design.
  18. Sung Chiakang ; Huang Joseph ; Wang Bonnie I. ; Bielby Robert R. N., Phase-locked loop or delay-locked loop circuitry for programmable logic devices.
  19. Agrawal Om P. (San Jose CA) Wright Michael J. (Menlo Park CA) Shen Ju (San Jose CA), Programmable gate array with improved interconnect structure.
  20. Baxter, Glenn A., Programmable logic device structures in standard cell devices.
  21. Mahoney John E. (San Jose CA), Structure and method for producing mask-programmed integrated circuits which are pin compatible substitutes for memory-c.
  22. Campmas Michel J. ; Johnston William A. ; Chen Gai-Bing, System and a method for obtaining a mask programmable device using a logic description and a field programmable device i.

이 특허를 인용한 특허 (2)

  1. Mayer, Ernst; Nicholson, Jr., Ronald H.; Winegarden, Steven, Integrated circuits with hybrid planer hierarchical architecture and methods for interconnecting their resources.
  2. Timmireddy, Suman Kumar; Nand, Heera; Sahu, Awdhesh Kumar; O'Higgins, Brendan M.; Knol, David A.; Rele, Siddharth, Programmable IC design creation using circuit board data.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트