$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Interconnect structure and method of fabrication of same 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-024/4763
출원번호 US-0107074 (2005-04-15)
등록번호 US-7335588 (2008-02-26)
발명자 / 주소
  • Yang,Chih Chao
  • Clevenger,Lawrence A.
  • Cowley,Andrew P.
  • Dalton,Timothy J.
  • Yoon,Meeyoung H.
출원인 / 주소
  • International Business Machines Corporation
대리인 / 주소
    Schmeiser, Olsen & Watts
인용정보 피인용 횟수 : 4  인용 특허 : 10

초록

A damascene wire and method of forming the wire. The method including: forming a mask layer on a top surface of a dielectric layer; forming an opening in the mask layer; forming a trench in the dielectric layer where the dielectric layer is not protected by the mask layer; recessing the sidewalls of

대표청구항

What is claimed is: 1. A method, comprising: providing a substrate having a dielectric layer; forming a hard mask layer on a top surface of said dielectric layer; forming an opening in said hard mask layer; forming a trench in said dielectric layer where said dielectric layer is not protected by sa

이 특허에 인용된 특허 (10)

  1. Sudijono, John; Hsia, Liang Ch O; Ping, Liu Wu, Copper recess formation using chemical process for fabricating barrier cap for lines and vias.
  2. Hsue, Chen-Chiu; Lee, Shyh-Dar, Dual damascene process using metal hard mask.
  3. Chih-Han Chang TW; Hsin-Chuan Tsai TW, Dual-damascene process with porous low-K dielectric material.
  4. Liu Chih-Chien,TWX ; Tsai Cheng-Yuan,TWX ; Yang Ming-Sheng,TWX, Forming copper interconnects in dielectric materials with low constant dielectrics.
  5. Chao-Kun Hu ; Robert Rosenberg ; Judith Marie Rubino ; Carlos Juan Sambucetti ; Anthony Kendall Stamper, Reduced electromigration and stressed induced migration of Cu wires by surface coating.
  6. Joshi Rajiv V. (Yorktown Heights NY) Cuomo Jerome J. (Lincolndale NY) Dalal Hormazdyar M. (Milton NY) Hsu Louis L. (Fishkill NY), Refractory metal capped low resistivity metal conductor lines and vias.
  7. Joshi Rajiv V. ; Cuomo Jerome J. ; Dalal Hormazdyar M. ; Hsu Louis L., Refractory metal capped low resistivity metal conductor lines and vias formed using PVD and CVD.
  8. Iba,Yoshihisa, Semiconductor device and method of fabricating the same.
  9. Yang, Chih-Chao; Wang, Yun; Clevenger, Larry; Simon, Andrew; Greco, Stephen; Chanda, Kaushik; Spooner, Terry; Cowley, Andy; Fang, Sunfei, Simultaneous native oxide removal and metal neutral deposition method.
  10. Dubin Valery M. (Cupertino CA) Schacham-Diamand Yosi (Ithaca NY) Zhao Bin (Irvine CA) Vasudev Prahalad K. (Austin TX) Ting Chiu H. (Saratoga CA), Use of cobalt tungsten phosphide as a barrier material for copper metallization.

이 특허를 인용한 특허 (4)

  1. Horak, David V.; Ponoth, Shom; Yang, Chih-Chao, Interconnect structure for electromigration enhancement.
  2. Brink, Markus; Bruce, Robert L.; Engelmann, Sebastian U.; Fuller, Nicholas C. M.; Miyazoe, Hiroyuki; Nakamura, Masahiro, Low energy etch process for nitrogen-containing dielectric layer.
  3. Brink, Markus; Bruce, Robert L.; Engelmann, Sebastian U.; Fuller, Nicholas C. M.; Miyazoe, Hiroyuki; Nakamura, Masahiro, Low energy etch process for nitrogen-containing dielectric layer.
  4. Vannier, Patrick, Process for producing a metallization level and a via level and corresponding integrated circuit.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로