$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Electrostatic discharge protection circuit having a ring oscillator timer circuit 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H02H-003/22
  • H02H-003/20
출원번호 US-0128373 (2002-04-24)
등록번호 US-7339770 (2008-03-04)
발명자 / 주소
  • Maloney,Timothy J.
  • Poon,Steven S.
출원인 / 주소
  • Intel Corporation
대리인 / 주소
    Schwegman, Lundberg & Woessner, P.A.
인용정보 피인용 횟수 : 8  인용 특허 : 22

초록

An electrostatic discharge protection circuit is provided having a first electrically conductive element (such as a current sinking transistor) to couple between a power source and a first node. The first electrically conductive element has a control input terminal. A discharge path control circuit

대표청구항

What is claimed is: 1. A circuit comprising: a current sinking device having a first control terminal; a control circuit including a transistor and a capacitor and having an output terminal coupled to the first control terminal of said current sinking device; and a ring oscillator timer circuit to

이 특허에 인용된 특허 (22)

  1. Demsky, Kevin Paul; Heineke, Randolph B., Bipolar ring oscillator with enhanced startup and shutdown.
  2. Miller James Wesley ; Torres Cynthia Ann ; Cooper Troy L., Circuit for electrostatic discharge protection.
  3. An Byung-Kwon,KRX ; Han Byung-Hun,KRX, Differential delay circuit for a voltage-controlled oscillator.
  4. Hatzilambrou, Mark; Leung, Chester; Walia, Rajan; Liang, Lien Wee; Rustagi, Subhash C.; Radhakrishnan, M K, ESD protection system for high frequency applications.
  5. Dias Donald R. (Carrollton TX), ESD resistant latch circuit.
  6. Janardhanan S. Ajit ; Hung Pham Le, ESD structure for IC with over-voltage capability at pad in steady-state.
  7. Lin Shi-Tron,TWX, Early trigger of ESD protection device by a negative voltage pump circuit.
  8. Lin Shi-Tron,TWX ; Tien Hao-Luen,TWX ; Wong Shyh-Chyi,TWX, Early trigger of ESD protection device by an oscillation circuit.
  9. Lin, Shi-Tron; Chen, Wei-Fan; Lien, Chen-Hsin, Early triggered ESD MOSFET protection circuit and method thereof.
  10. Maloney Timothy J. (Palo Alto CA), Electrostatic discharge protection circuits using biased and terminated PNP transistor chains.
  11. Maloney Timothy J., High voltage power supply clamp circuitry for electrostatic discharge (ESD) protection.
  12. David Kwong, Low-power substrate bias generator disabled by comparators for supply over-voltage protection and bias target voltage.
  13. Tihanyi Jenoe,DEX, MOSFET with temperature protection.
  14. Maloney Timothy J. ; Eiles Travis M., MOSFET-based power supply clamps for electrostatic discharge protection of integrated circuits.
  15. Singer Lawrence A., Method and apparatus for providing ESD/EOS protection for IC power supply pins.
  16. Gauthier Jr. Robert J. ; Nowak Edward J. ; Voldman Steven H. ; Williams Richard Q., Method and apparatus for providing electrostatic discharge protection.
  17. Ogrodski Albert V. (Anaheim CA), Monolithic random digital noise generator.
  18. Lin Shi-Tron,TWX, Negative-voltage-trigger SCR with a stack-gate ESD transient switch.
  19. Dennis Malcolm Pryor GB; Michael Challis GB; Ian Paul Atkins GB, Overcurrent protection device.
  20. Maloney Timothy J. ; Kan Wilson, Power supply clamp circuitry for electrostatic discharge (ESD) protection.
  21. Kwong David ; Hui Alex Chi-Ming, Translator switch transistor with output voltage adjusted to match a reference by controlling gate and substrate charge pumps.
  22. Needham Wayne (Gilbert AZ) Qian Qi-De (Santa Clara CA) Maloney Tim (Palo Alto CA), Using hall effect to monitor current during IDDQ testing of CMOS integrated circuits.

이 특허를 인용한 특허 (8)

  1. Ng, Philip S., Capacitive node isolation for electrostatic discharge circuit.
  2. Wang, Shih-Yu; Lu, Tao-Cheng; Chang, Yao-Wen, Electrostatic discharge protection device.
  3. Lim, Dong-Ju, Integrated circuit.
  4. Chen, Ying-Tai, Method for preventing erroneous resetting of electronic device due to electrostatic discharge.
  5. Mozak, Christopher P.; Zia, Victor, Method, apparatus, and system for protecting supply nodes from electrostatic discharge.
  6. Rodgers, Thurman John; Taheri, Babak; Zupcau, Dan, Programmable electrostatic discharge (ESD) protection device.
  7. Abu Hilal, Obaida Mohammed Khaled, VCONN pull-down circuits and related methods for USB type-C connections.
  8. Abu Hilal, Obaida Mohammed Khaled, Voltage clamp circuits and related methods.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로