$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Wafer bonding of thinned electronic materials and circuits to high performance substrate 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-021/30
  • H01L-021/02
  • H01L-021/46
출원번호 US-0164412 (2005-11-22)
등록번호 US-7358152 (2008-04-15)
발명자 / 주소
  • Kub,Francis
  • Hobart,Karl
출원인 / 주소
  • The United States of America as represented by the Secretary of the Navy
대리인 / 주소
    Karasek,John J.
인용정보 피인용 횟수 : 16  인용 특허 : 8

초록

A method of bonding a wafer to a substrate comprising the steps of: providing a wafer having a front surface and a back surface; attaching the front surface of the wafer to a support; thinning the wafer from the back surface; bonding the back surface of the wafer to a substrate using a thin bonding

대표청구항

What is claimed as new and desired to be protected by Letters Patent of the United States is: 1. A method of bonding a wafer to a substrate comprising the steps of: providing a wafer having a front surface and a back surface; attaching the front surface of the wafer to a support; thinning the wafer

이 특허에 인용된 특허 (8)

  1. Adamic ; Jr. Fred W., Inverted dielectric isolation process.
  2. Liu, Yi, Method for manufacturing a semiconductor device having a reliable thinning step.
  3. Vu Duy-Phach (Taunton MA) Dingle Brenda D. (Mansfield MA) Dingle Jason E. (Mansfield MA) Cheong Ngwe (Boston MA), Method for manufacturing a semiconductor device using a circuit transfer film.
  4. Kimura Takashi (Yokohama JPX) Kato Toshihiro (Chigasaki JPX), Method of manufacturing a semiconductor device.
  5. Siniaguine Oleg ; Savastiouk Sergey, Package of integrated circuits and vertical integration.
  6. Endo Nobuhiro (Tokyo JPX) Hamaguchi Tsuneo (Tokyo JPX), Semiconductor device and method of manufacturing the same.
  7. Sakai, Tadahiko; Ozono, Mitsuru; Maeda, Tadashi, Semiconductor device, method of manufacturing the device and method of mounting the device.
  8. Kato Takashi (Sagamihara JPX) Taguchi Masao (Sagamihara JPX), Three-dimensional integrated circuit and manufacturing method thereof.

이 특허를 인용한 특허 (16)

  1. Goktepeli, Sinan, Bulk layer transfer wafer with multiple etch stop layers.
  2. Kumar, Ananda; Nguyen, Tue, Composite substrates of silicon and ceramic.
  3. Schubert, Martin F.; Basceri, Cem; Odnoblyudov, Vladimir; Kurth, Casey; Gehrke, Thomas, Engineered substrates for semiconductor devices and associated systems and methods.
  4. Francis, Daniel; Faili, Firooz; Matthews, Kristopher; Lowe, Frank Yantis; Diduck, Quentin; Zaytsev, Sergey; Ejeckam, Felix, Gallium-nitride-on-diamond wafers and manufacturing equipment and methods of manufacture.
  5. Rudy, Steven C.; Beaudry, Christopher L.; Li, Shaoping, Method for providing a storage device.
  6. Caldwell, Joshua D.; Hobart, Karl D.; Anderson, Travis; Kub, Francis J., Method for the reduction of graphene film thickness and the removal and transfer of epitaxial graphene films from SiC substrates.
  7. Herbots, Nicole; Whaley, Shawn; Culbertson, Robert; Bennett-Kennett, Ross; Murphy, Ashlee; Bade, Matthew; Farmer, Sam; Hudzietz, Brance, Methods for wafer bonding and for nucleating bonding nanophases using wet and steam pressurization.
  8. Herbots, Nichole; Bennett-Kennett, Ross; Murphy, Ashlee; Hughes, Brett; Acharya, Ajjya; Watson, Clarizza; Culbertson, Robert, Methods for wafer bonding, and for nucleating bonding nanophases.
  9. Herbots, Nicole; Culbertson, Robert J.; Bradley, James; Hart, Murdock Allen; Sell, David Alexander; Whaley, Shawn David, Methods for wafer bonding, and for nucleating bonding nanophases.
  10. Aksyuk, Vladimir Anatolyevich; Basavanhally, Nagesh R; Kornblit, Avinoam; Lai, Warren Yiu-Cho; Taylor, Joseph Ashley; Fullowan, Robert Francis, Process for making microelectronic element chips.
  11. Bol, Igor, Process for manufacture of thin wafer.
  12. Kosub, Johann; Ledutke, Michael, Semiconductor devices and methods of producing these.
  13. Sinha, Nishant; Sandhu, Gurtej S.; Smythe, John, Semiconductor material manufacture.
  14. Enquist, Paul M.; Fountain, Jr., Gaius Gillman, Three dimensional device integration method and integrated device.
  15. Enquist, Paul M.; Fountain, Jr., Gaius Gillman, Three dimensional device integration method and integrated device.
  16. Six, Stephan, Wafer chuck for EUV lithography.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로