$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Interconnects forming method and interconnects forming apparatus 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-021/00
출원번호 US-0783186 (2007-04-06)
등록번호 US-7374584 (2008-05-20)
우선권정보 JP-2003-201363(2003-07-24)
발명자 / 주소
  • Wang,Xinming
  • Takagi,Daisuke
  • Tashiro,Akihiko
  • Fukunaga,Yukio
  • Fukunaga,Akira
출원인 / 주소
  • Ebara Corporation
대리인 / 주소
    Wenderoth, Lind & Ponack, L.L.P.
인용정보 피인용 횟수 : 0  인용 특허 : 12

초록

The present invention provides an interconnects-forming method and an interconnects-forming apparatus which can minimize the lowering of processing accuracy in etching, minimize light exposure processing for the formation of interconnect recesses in the production of multi-level interconnects, impro

대표청구항

What is claimed is: 1. An interconnects-forming apparatus, comprising: an interconnects-forming unit for embedding an interconnect material in interconnect recesses provided in an insulating film formed in a surface of a substrate while forming a metal film of the interconnect material on a surface

이 특허에 인용된 특허 (12)

  1. Dordi Yezdi ; Malik Muhammad Atif ; Hao Henan ; Franklin Timothy H. ; Stevens Joe ; Olgado Donald, Electro-chemical deposition system.
  2. Weng, Chun-Jen; Chen, Juan-Yi; Pan, Hong-Tsz; Lee, Cedric; Wu, Der-Yuan; Lin, Jackson; Yen, Yeong-Song; Lin, Lawrence; Tseng, Ying-Chung, Gap-filling process.
  3. Lim, Boon Kiat; See, Alex, Method of fabricating self-aligned metal barriers by atomic layer deposition on the copper layer.
  4. Niuya, Takayuki; Ono, Michihiro; Goto, Hideto, Method of manufacturing semiconductor device and manufacturing apparatus.
  5. Zhao Bin (Austin TX) Vasudev Prahalad K. (Austin TX) Dubin Valery M. (Cupertino CA) Shacham-Diamand Yosef (Ithaca NY) Ting Chiu H. (Saratoga CA), Selective electroless copper deposited interconnect plugs for ULSI applications.
  6. Yang, Kai; Nogami, Takeshi; Brown, Dirk; Pramanick, Shekhar, Self-aligned semiconductor interconnect barrier and manufacturing method therefor.
  7. Lopatin Sergey D. ; Pramanick Shekhar ; Brown Dirk, Semiconductor metalization barrier.
  8. Lopatin,Sergey D.; Shanmugasundrum,Arulkumar; Shacham Diamand,Yosef, Silver under-layers for electroless cobalt alloys.
  9. Hongo Akihisa,JPX ; Ogure Naoaki,JPX ; Inoue Hiroaki,JPX ; Kimura Norio,JPX ; Kuriyama Fumio,JPX ; Tsujimura Manabu,JPX ; Suzuki Kenichi,JPX ; Chono Atsushi,JPX, Substrate plating apparatus.
  10. Dubin Valery M. (Cupertino CA) Schacham-Diamand Yosi (Ithaca NY) Zhao Bin (Irvine CA) Vasudev Prahalad K. (Austin TX) Ting Chiu H. (Saratoga CA), Use of cobalt tungsten phosphide as a barrier material for copper metallization.
  11. Dubin,Valery M.; Cheng,Chin Chang; Hussein,Makarem; Nguyen,Phi L.; Brain,Ruth A., Use of conductive electrolessly deposited etch stop layers, liner layers and via plugs in interconnect structures.
  12. Henley Francois J. ; Cheung Nathan ; Eng William G. ; Malik Igor J., Wafer edge engineering method and device.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로