최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0056767 (2005-02-11) |
등록번호 | US-7382844 (2008-06-03) |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
인용정보 | 피인용 횟수 : 9 인용 특허 : 3 |
A method of self-synchronizing clocks in a multiple chip system, by assigning one chip as the master chip and the other chips as slave chips. A training signal is sent from master chip to the slave chips to determine the latency from the master chip to a slave chip, and then a synchronization signal
We claim: 1. A method of self synchronizing clocks in a multiple chip system, comprising: a) assigning one chip as a master chip and other chips as slave chips; b) training a chip by a method comprising: i) enabling a driver on a first chip and disabling a driver on a second chip at a beginning of
※ AI-Helper는 부적절한 답변을 할 수 있습니다.