$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Circuit for detecting abnormal operation of memory and integrated circuit and method for detecting abnormal operation

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • G06F-011/00
출원번호 US-0622780 (2003-07-21)
등록번호 US-7389445 (2008-06-17)
우선권정보 JP-2002-218045(2002-07-26)
발명자 / 주소
  • Yusa,Atsushi
출원인 / 주소
  • Oki Electric Industry Co., Ltd.
대리인 / 주소
    Volentine & Whitt, P.L.L.C.
인용정보 피인용 횟수 : 1  인용 특허 : 8

초록

In a circuit for detecting an abnormal operation of memory, an integrated circuit including the same and a method for detecting an abnormal operation, an abnormal operation of memory is detected before an error occurs in the integrated circuit of a micro-computer and the like due to data wrongly out

대표청구항

What is claimed is: 1. A circuit for detecting an abnormal operation of memory comprising: a delay circuit for delaying an output data output from the memory for a predetermined period of time and for outputting a delayed data responsive thereto; and a comparison circuit for outputting a noncoincid

이 특허에 인용된 특허 (8)

  1. Chu Albert M. ; Fifield John A. ; Rotella Jason E. ; Dortu Jean-Marc,DEX, Delay-locked-loop (DLL) having symmetrical rising and falling clock edge type delays.
  2. Kono Shinichi (Tokyo JPX) Okui Tamio (Tokyo JPX), Demodulator circuit and demodulating method employing bit error rate monitor.
  3. Fujiwara Hirokatsu (Hadano JPX) Yamagata Ryo (Sagamihara JPX), Fault detecting apparatus for a microprocessor system.
  4. Nakano Hiroshi (Kanagawa JPX) Ohashi Masakazu (Kanagawa JPX), Information signal recording and reproducing apparatus capable of automatically adjusting phase variations.
  5. Ouchi Junichi (Furukawa JPX), Optical coordinate input apparatus.
  6. Katsman Vladimir ; Nottenburg Richard N., Pulse code sequence analyzer.
  7. Tuda Nobuhiro (Hyogo JPX) Arita Yutaka (Hyogo JPX), Semiconductor memory device having on-chip test circuit and operating method thereof.
  8. Suzuki Takayoshi,JPX, Vehicle direction correcting apparatus.

이 특허를 인용한 특허 (1)

  1. Terai, Junichi; Yamamoto, Yasunori; Sumida, Keizo; Mino, Yoshiteru; Tokimoto, Yoshinori, Information processing device and information processing method.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트