$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Current mirror methodology quantifying time dependent thermal instability accurately in SOI BJT circuitry 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • G01K-007/01
출원번호 US-0939006 (2004-09-10)
등록번호 US-7422366 (2008-09-09)
발명자 / 주소
  • Kim,Jonggook
  • Liu,Yun
  • De Santis,Joseph A
출원인 / 주소
  • National Semiconductor Corporation
대리인 / 주소
    Stallman & Pollock LLP
인용정보 피인용 횟수 : 0  인용 특허 : 11

초록

A current mirror method is provided that can be utilized to evaluate thermal issues is silicon-on-insulator (SOI) bipolar junction transistors (BJTs). The method significantly improves safe operating area (SOA) measurement sensitivity. Unlike conventional methods, the current mirror method can provi

대표청구항

What is claimed is: 1. A method of extracting thermal characteristics in a silicon-on-insulator (SOI) power bipolar junction transistor (BJT) formed in a semiconductor substrate, the method comprising: providing a current mirror structure that includes a reference transistor and the power BJT; meas

이 특허에 인용된 특허 (11)

  1. Burinskiy,Alexander; Vu,Luan, Apparatus and method for sensing current in a power transistor.
  2. Blair Cynthia ; Sjoden Henrik, Compensation circuit and method for a power transistor.
  3. Manohar Amar S. (San Jose CA), Current mirror with improved input voltage headroom.
  4. Spampinato, Sergio Tommaso; Torres, Antonino, Integrated circuit and method of soft thermal shut down for power devices.
  5. Guenot, Stephane; Kotowski, Jeffrey P., Low voltage band gap circuit and method.
  6. Nolan James B. (Chandler AZ) Cooper Russell E. (Chandler AZ) Dellacroce Brian (Sedona AZ), Microcontroller with on-chip linear temperature sensor.
  7. Ochi Sam Seiichiro (11208 Mount Crest Dr. Cupertino CA 95014), Performance prediction method for semiconductor power modules and ICS.
  8. Yamamoto Kazuya,JPX ; Miyazaki Yukio,JPX, Power amplifier incorporating heterojunction and silicon bipolar transistors.
  9. Imai Hiroshi (Kariya JPX), Power semiconductor device with a gate withstand-voltage test terminal.
  10. Widlar Robert J. (Jalisco MXX), Power transistor thermal shutdown circuit.
  11. Ravishanker, Krishnamoorthy, Thermal sensor circuit.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로