$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Method for load balancing a line of parallel processing elements 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • G06F-009/46
출원번호 US-0689345 (2003-10-20)
등록번호 US-7430742 (2008-09-30)
우선권정보 GB-0309212.9(2003-04-23)
발명자 / 주소
  • Beaumont,Mark
출원인 / 주소
  • Micron Technology, Inc.
대리인 / 주소
    Jones Day
인용정보 피인용 횟수 : 1  인용 특허 : 22

초록

A method for balancing the load of a parallel processing system having parallel processing elements (PEs) linked serially in a line with first and second ends, wherein each of the PEs has a local number of tasks associated therewith, the method comprising determining a total number of tasks present

대표청구항

What is claimed is: 1. A method for balancing the load of a parallel processing system having a plurality of parallel processing elements linked serially in a line with first and second ends, wherein each of said plurality of processing elements (PEr) has a local number of tasks associated therewit

이 특허에 인용된 특허 (22)

  1. Tomowaki Takahashi JP, Dual-imaging optical system.
  2. Hardwick Jonathan C.,GBX, Dynamic load balancing among processors in a parallel computer.
  3. Wheat Stephen R. (Albuquerque NM), Dynamic load balancing of applications.
  4. Rich Henry H., Linear expression evaluator.
  5. Hartung Michael H. (Tucson AZ) Nolta Arthur H. (Tucson AZ) Reed David G. (Tucson AZ) Tayler Gerald E. (Tucson AZ), Load balancing in a multiunit system.
  6. Glover Michael A. (10 Hemlock Way Durham NH 03824), Massively parallel SIMD processor which selectively transfers individual contiguously disposed serial memory elements.
  7. Elliott Duncan G.,CAX ; Snelgrove W. Martin,CAX, Memory device with multiple processors having parallel access to the same memory area.
  8. Pechanek Gerald G. ; Revilla Juan G., Merged array controller and processing element.
  9. David Karger ; Eric Lehman ; F. Thomson Leighton ; Matthew Levine ; Daniel Lewin ; Rina Panagrahy, Method and apparatus for distributing requests among a plurality of resources.
  10. Vignes Jean P. (Rueil-Malmaison FRX) Ung Vincent (La Varenne FRX), Method and apparatus of providing a result of a numerical calculation with the number of exact significant figures.
  11. Kawase, Kei; Moriyama, Takao; Nakamura, Fusashi, Method for dynamically changing load balance and computer.
  12. Eilert, Catherine K.; Kubala, Jeffrey P.; Nick, Jeffrey M.; Yocom, Peter B., Method, system and program products for managing central processing unit resources of a computing environment.
  13. Harrison R. Loyd (Fullerton CA) Davies Steven P. (Ontario CA), Modular array processor architecture having a plurality of interconnected load-balanced parallel processing nodes.
  14. Naganuma Jiro (Zama JPX) Ogura Takeshi (Chigasaki JPX), Multiprocessor system and a method of load balancing thereof.
  15. Hinsley Christopher Andrew,GBX, Operating system for use with computer networks incorporating two or more data processors linked together for parallel processing and incorporating improved dynamic load-sharing techniques.
  16. Kenichi Maeda JP; Nobuyuki Takeda JP; Yasukazu Okamoto JP, Parallel computer with improved access to adjacent processor and memory elements.
  17. Bahr James E. (Rochester MN) Corrigan Michael J. (Rochester MN) Knipfer Diane L. (Rochester MN) McMahon Lynn A. (Rochester MN) Metzger Charlotte B. (Elgin MN), Process for dispatching tasks among multiple information processors.
  18. Taylor James L. (Eastleigh GBX), SIMD array processor with global instruction control and reprogrammable instruction decoders.
  19. Jonathan Coulombe JP; Seiichiro Iwase JP, SIMD control parallel processor with simplified configuration.
  20. Wilkinson Paul Amba ; Dieffenderfer James Warren ; Kogge Peter Michael ; Schoonover Nicholas Jerome, SIMD/MIMD array processor with vector processing.
  21. Rich Henry H., Shared access texturing of computer graphic images.
  22. Matsuoka Hidetoshi (Kawasaki JPX) Hirose Fumiyasu (Kawasaki JPX), Uniform load distributing method for use in executing parallel processing in parallel computer.

이 특허를 인용한 특허 (1)

  1. Vengerov, David, Method and apparatus for distributed state-based load balancing between task queues.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로