[특허]Silicon-on-insulator device

NXP B.V.

검색어에 아래의 연산자를 사용하시면 더 정확한 검색결과를 얻을 수 있습니다.
검색연산자

검색도움말
검색연산자	기능	검색시 예
()	우선순위가 가장 높은 연산자	예1) (나노 (기계 \| machine))
공백	두 개의 검색어(식)을 모두 포함하고 있는 문서 검색	예1) (나노 기계) 예2) 나노 장영실
\|	두 개의 검색어(식) 중 하나 이상 포함하고 있는 문서 검색	예1) (줄기세포 \| 면역) 예2) 줄기세포 \| 장영실
!	NOT 이후에 있는 검색어가 포함된 문서는 제외	예1) (황금 !백금) 예2) !image
*	검색어의 *란에 0개 이상의 임의의 문자가 포함된 문서 검색	예) semi*
""	따옴표 내의 구문과 완전히 일치하는 문서만 검색	예) "Transform and Quantization"

과학기술 지식인프라 ScienceON

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

특허 상세정보

MyON담기

내보내기 페이스북 공유 트위터 공유 카카오톡 공유

Silicon-on-insulator device

특허상세정보
국가/구분	United States(US) Patent 등록
국제특허분류(IPC7판)	H01L-023/62 H01L-023/58
미국특허분류(USC)	257/347; 257/349
출원번호	US-0560067 (2004-06-08)
등록번호	US-7439585 (2008-10-21)
국제출원번호	PCT/IB04/001849 (2004-06-08)
§371/§102 date	20051207 (20051207)
국제공개번호	WO04/109809 (2004-12-16)
발명자 / 주소	Letavic,Theodore Petruzzello,John
출원인 / 주소	NXP B.V.
대리인 / 주소	Zawilski,Peter
인용정보	피인용 횟수 : 0 인용 특허 : 2

초록

A Silicon on Insulator (SOI) device is disclosed wherein an extension of P-type doping (303) is implanted between the buried oxide layer of the device and the SOI layer. The extension is of a size and shape to permit the source (309) to be biased at a voltage significantly less than the handler wafer (304) and drain, a condition under which prior art SOI devices may not properly operate.

대표
청구항
▼

What is claimed is: 1. A Silicon on Insulator (SOI) device having an SOI region, a buried oxide region, and a P-Type inversion region, the P-type inversion region forming a first junction with the buried oxide layer and a second junction with the SOI layer, the buried oxide layer forming a third junction with the SOI layer, the P-type inversion region having a tongue that extends into the third junction. 2. The device of claim 1 having a source and drain region and wherein the tongue is closer to the source region than to the drain region. 3. The device of claim 2 further comprising a handler wafer biased at a voltage greater than said source voltage. 4. The device a claim 3 having a gate region, and wherein said gate and said source regions are biased at 50 or more volts less than said handler wafer, and wherein said drain voltage is biased at 50 or more volts greater than said handler wafer. 5. The device of claim 2 wherein said tongue is comprised of Boron atoms. 6. The device of claim 5 wherein said boron atoms are implanted at a concentration of 3e12 atoms/cm2. 7. A silicon on insulator (SOI) device having a an SOI layer, an adjacent buried oxide layer, and an inversion layer, the inversion layer having an extension that extends between the buried oxide layer and the SOI layer. 8. The device of claim 7 wherein the extension is less than 1 micron in thickness. 9. The device of claim 7 wherein the extension comprises P-type doping. 10. The device of claim 9 wherein the extension comprises boron atoms. 11. The device of claim 9 further comprising source, drain, gate, and a wafer handler regions, and a voltage source connected to bias said wafer handler at a voltage less than that at which said drain is biased and greater than that at which said source is biased. 12. The device of claim 11 wherein said drain is biased at a voltage of approximately 200 volts higher than said source. 13. An SOI device comprising an N-Well region, a buried oxide region, and a P-inversion region, the P-inversion region eing extended into a junction between said N-Well region and said buried oxide region, said SOI device having a substrate region biased at a voltage between a bias voltage applied to a source of said device and a bias voltage applied to a drain of said device. 14. The SOI device of claim 13 wherein a portion of the P-inversion region that extends into the junction is doped with charge in an amount such that it is depleted by the bias applied to the substrate layer. 15. A Silicon on Insulator (SOI) device having an SOI region, a buried oxide region, and a P-Type inversion region, the P-type inversion region forming a first junction with the buried oxide layer and a second junction with the SOI layer, the buried oxide layer forming a third junction with the SOI layer, the P-type inversion region having a tongue that extends into the third junction; the SOI device further having a source and drain region and wherein the tongue is closer to the source region than to the drain region. 16. The device of claim 15 further comprising a handler wafer biased at a voltage greater than said source voltage. 17. The device a claim 16 having a gate region, and wherein said gate and said source regions are biased at 50 or more volts less than said handler wafer, and wherein said drain voltage is biased at 50 or more volts greater than said handler wafer. 18. The device of claim 15 wherein said tongue is comprised of Boron atoms. 19. The device of claim 18 wherein said boron atoms are implanted at a concentration of 3e12 atoms/cm2.

이 특허에 인용된 특허 (2)

IPC 상위 출원인

내보내기

상세정보
내보내기 구분	파일저장 인쇄 메일전송
구성항목	관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표IPC 관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 공고번호, 공고일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표출원인, 출원인국적, 출원인주소, 발명자, 발명자E, 발명자코드, 발명자주소, 발명자 우편번호, 발명자국적, 대표IPC, IPC코드, 요약, 미국특허분류, 대리인주소, 대리인코드, 대리인(한글), 대리인(영문), 국제공개일자, 국제공개번호, 국제출원일자, 국제출원번호, 우선권, 우선권주장일, 우선권국가, 우선권출원번호, 원출원일자, 원출원번호, 지정국, Citing Patents, Cited Patents
저장형식	Text(ASCII format) Excel format PIAS분석(.xls)
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	> 총 건의 자료가 검색되었습니다. > 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) > 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. > 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) > 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오 > ~ > Text(ASCII format) Excel format

과학기술 지식인프라 ScienceON

ScienceON Chatbot

연합인증

특허 상세정보

Silicon-on-insulator device

초록

대표
청구항
▼

이 특허에 인용된 특허 (2)

IPC 상위 출원인

과제정보

상세정보조회

원문조회

IPC 상세정보(version : 201201)

연구과제 성과물(0)

참여연구원의 다른 문헌(0)

처리중입니다.

잠시만 기다려주세요.

ScienceON Chatbot

연합인증

특허 상세정보

Silicon-on-insulator device

초록

대표청구항 ▼

이 특허에 인용된 특허 (2)

IPC 상위 출원인

과제정보

상세정보조회

원문조회

IPC 상세정보(version : 201201)

연구과제 성과물(0)

참여연구원의 다른 문헌(0)

처리중입니다.

잠시만 기다려주세요.

대표
청구항
▼