최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0031689 (2005-01-07) |
등록번호 | US-7441223 (2008-10-21) |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
인용정보 | 피인용 횟수 : 0 인용 특허 : 7 |
A method for designing a system on a programmable logic device (PLD) includes implementing a first network of logic elements (LEs) and a second network of LEs with a combined network of LEs that performs a same functionality but utilizes a fewer number of LEs.
What is claimed is: 1. A method for designing a system on a programmable logic device (PLD), comprising: generating an initial mapping of components of the system onto a first network of logic elements (LEs) and a second network of LEs from logic-array blocks (LABs); optimizing the initial mapping
※ AI-Helper는 부적절한 답변을 할 수 있습니다.