$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Method for forming solder bumps of increased height

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-021/44
  • H01L-021/02
출원번호 US-0988528 (2004-11-16)
등록번호 US-7459386 (2008-12-02)
발명자 / 주소
  • Tseng,Li Hsin
  • Huang,Gil
  • Yu,Huei Mei
  • Cheng,Chia Jen
  • Sun,Ken
  • Yu,Chien Tung
  • Chang,Blenny
  • Chan,Chih Yang
  • Luo,Jian Wen
  • Chen,Owen
출원인 / 주소
  • Taiwan Semiconductor Manufacturing Co., Ltd.
대리인 / 주소
    Birch, Stewart, Kolasch &
인용정보 피인용 횟수 : 9  인용 특허 : 19

초록

A method for forming solder bumps (or solder balls after reflow) of improved height and reliability is provided. In one embodiment, a semiconductor substrate having at least one contact pad and an upper passivation layer having at least one opening formed therein exposing a portion of the contact pa

대표청구항

What is claimed is: 1. A method of forming solder bumps of improved height, comprising: providing a semiconductor substrate having at least one contact pad and an upper passivation layer having at least one opening formed therein exposing a portion of the contact pad; forming a layer of Under Bump

이 특허에 인용된 특허 (19)

  1. Huang, Min-Lung, Bumping process.
  2. Chen, Yen-Ming; Chu, Cheng-Yu; Lin, Kuo-Wei; Peng, Chiou-Shian; Fan, Yang-Tung; Fan, Fu-Jier; Lin, Shih-Jane, Dual layer photoresist method for fabricating a mushroom bumping plating structure.
  3. Nishi, Kenji, Exposure method and apparatus.
  4. Qing Tan ; Stanley Craig Beddingfield ; Douglas G. Mitchell, Fine pitch bumping with improved device standoff and bump volume.
  5. Jao, Raymond; Ko, Eric; Yang, Alex, Fine pitch wafer bumping process.
  6. Wen Cheng P. ; Wong Wah S., Flip chip monolithic microwave integrated circuit with mushroom-shaped, solder-capped, plated metal bumps.
  7. Raskin, Glenn D.; Marlin, George W.; Mitchell, Douglas G., Flip-chip structure and method for high quality inductors and transformers.
  8. Narayanan, Kollengode S.; Eslamy, Mohammad, Increased solder-bump height for improved flip-chip bonding and reliability.
  9. Akiyama Nobuyuki (Yokohama JPX) Kembo Yukio (Yokohama JPX) Nakagawa Yasuo (Yokohama JPX) Aiuchi Susumu (Yokohama JPX) Nomoto Mineo (Yokohama JPX), Light exposure device and method.
  10. Lamarre,Philip A., Lithographic semiconductor manufacturing using a multi-layered process.
  11. Huang,Min Lung, Method of enhancing the adhesion between photoresist layer and substrate and bumping process.
  12. Deligianni Hariklia ; Hsioh-Lien Ma William, Method of forming oversized solder bumps.
  13. Yang-Tung Fan TW; Hsiu-Mei Yu TW; Li-Hsin Tseng TW; Kuang-Peng Lin TW; Ta-Yang Lin TW, Method to achieve robust solder bump height.
  14. Chen, Yen-Ming; Lin, Chia-Fu; Ching, Kai-Ming; Lee, Hsin-Hui; Su, Chao-Yuan; Chen, Li-Chi, Method to improve reliability for flip-chip device for limiting pad design.
  15. Ahn,Kie Y.; Forbes,Leonard, Selective electroless-plated copper metallization.
  16. Tong, Ho-Ming; Lee, Chun-Chi; Fang, Jen-Kuang; Huang, Min-Lung; Chen, Jau-Shoung; Su, Ching-Huei; Weng, Chao-Fu; Lee, Yung-Chi; Chou, Yu-Chen, Solder ball fabricating process.
  17. Tong, Ho-Ming; Lee, Chun-Chi; Fang, Jen-Kuang; Huang, Min-Lung; Chen, Jau-Shoung; Su, Ching-Huei; Weng, Chao-Fu; Lee, Yung-Chi; Chou, Yu-Chen, Solder ball fabricating process.
  18. Tong, Ho-Ming; Lee, Chun-Chi; Fang, Jen-Kuang; Huang, Min-Lung; Chen, Jau-Shoung; Su, Ching-Huei; Weng, Chao-Fu; Lee, Yung-Chi; Chou, Yu-Chen, Solder ball fabrication process.
  19. Huang, Min-Lung; Tsai, Chi-Long; Weng, Chao-Fu; Su, Ching-Huei, Wafer bumping process.

이 특허를 인용한 특허 (9)

  1. Arvin, Charles L.; Sauter, Wolfgang; Schuler, Jennifer D., Control of silver in C4 metallurgy with plating process.
  2. Tsai, Tsung-Fu; Ku, Min-Feng; Kuo, Yian-Liang, Metal bump structure.
  3. Coffy, Romain; Seiller, Jacky; Provent, Gil, Method for fabricating electrical bonding pads on a wafer.
  4. Coffy, Romain; Seiller, Jacky; Provent, Gil, Method for fabricating electrical bonding pads on a wafer.
  5. Hu, Chuan; Liff, Shawna M.; Clemons, Gregory S., Solder in cavity interconnection structures.
  6. Hu, Chuan; Liff, Shawna M.; Clemons, Gregory S., Solder in cavity interconnection structures.
  7. Hu, Chuan; Liff, Shawna M; Clemons, Gregory S, Solder in cavity interconnection structures.
  8. Hu, Chuan, Solder in cavity interconnection technology.
  9. Arvin, Charles L.; Perfecto, Eric D.; Sauter, Wolfgang; Schuler, Jennifer D., Solder volume compensation with C4 process.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트