$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Optimized-incrementing, time-gap defect detection apparatus and method

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • G06F-013/28
  • G06F-013/20
출원번호 US-0154087 (2005-06-15)
등록번호 US-7472207 (2008-12-30)
발명자 / 주소
  • Adams,Phillip M.
출원인 / 주소
  • AFTG TG, L.L.C.
대리인 / 주소
    Pate Pierce & Baird
인용정보 피인용 횟수 : 0  인용 특허 : 25

초록

Programmatic detection of time-gap defects in computer system hardware where data is corrupted without detection by the computer system. A detection module initiates data transfers between devices in a computer system. An interrupt service routine interrupts the process by inserting a delay into th

대표청구항

What is claimed and desired to be secured by United States Letters Patent is: 1. An apparatus for programmatically detecting time-gap defects in a computer system comprising at least two devices interconnected to one another, the apparatus comprising: a memory device configured to store data struct

이 특허에 인용된 특허 (25)

  1. Kaneda Saburo (Kanagawa JPX) Ishibashi Masamichi (Kanagawa JPX) Seta Yoshikatsu (Kanagawa JPX) Ikegami Fujio (Kanagawa JPX), Channel address control system for a virtual machine system.
  2. Bender Carl A. (Highland NY), Clock fault detection circuit.
  3. Tamura Toshinori,JPX, Computer system capable of outputting status data without interrupting execution of program.
  4. Kaiser Roger A. (Houston TX) Nuckols James H. (Houston TX) Emerson Theodore F. (Houston TX) Brasher Gary L. (Houston TX), Computer with improved keyboard password functions.
  5. Inoue Koji,JPX ; Todo Hirofumi,JPX ; Shigenobu Masahiro,JPX, Data access controller and data access control method.
  6. Shah Bakul V. (Palo Alto CA) Maskevitch James A. (Palo Alto CA), Data processing system having automatic configuration.
  7. Albright Loren O. (Derry NH) Angel David J. (Hudson NH) Klos Patrick (Nashua NH) Moskun James P. (Nashua NH) Tyler Carol W. (Groton MA), Emulation of a data processing system.
  8. Gajjar Kumar (San Jose CA) Shah Kaushik S. (Santa Clara CA) Trang Duc H. (San Jose CA), Enhanced interface permitting multiple-byte parallel transfers of control information and data on a small computer syste.
  9. Santeler Paul A. ; Jansen Kenneth A. ; Olarig Sompong P., Fault tolerant memory.
  10. Nielson Michael E. (Broomfield CO) Brant William A. (Boulder CO) Neben Gary (Boulder CO), Fault tolerant memory system which utilizes data from a shadow memory device upon the detection of erroneous data in a m.
  11. Hii Francis (Singapore MYX) Singh Inderjit (Singapore TX MYX) Rousey James E. (Dallas TX), Integrated circuit test arrangement and method for maximizing the use of tester comparator circuitry to economically tes.
  12. Beardsley Brent C. (Tucson AZ) Benhase Michael T. (Tucson AZ) Candelaria Susan K. (Tucson AZ) Cord Joel H. (Tucson AZ) Hartung Michael H. (Tucson AZ) Henry Bruce M. (Los Gatos CA) Hodges Paul (San Jo, Invalid data detection, recording and nullification.
  13. Wells Steven E. (Citrus Heights CA) Sama Anil (Folsom CA), Method and apparatus for improving data failure rate testing for memory arrays.
  14. Patel Arvind M. (San Jose CA) Wang David T. (San Jose CA) Yu Wellington C. (San Jose CA), Method and apparatus for transferring data between a host processor and a data storage device.
  15. Letwin James (Kirkland WA), Method and operating system for executing programs in a multi-mode microprocessor.
  16. David Alan Edwards GB, Microcomputer debug architecture and method.
  17. Sander Wendell (Los Gatos CA) Huston Dick (Boulder Creek CA) Broedner Walter (Saratoga CA) Huston Clifford (Saratoga CA), Peripheral device interface and controller.
  18. Nay Daniel L. (Palos Verdes CA) Korn Darryl K. (Laguna Beach CA) Ralph John T. (Mission Viejo CA), Processor communication bus.
  19. Hendry David F. (Altadena CA), Programmable DMA controller.
  20. Katsman Vladimir ; Nottenburg Richard N., Pulse code sequence analyzer.
  21. Tulpule Bhalchandra R. (Vernon CT) Binnall Daniel G. (Simsbury CT), Serial data transmission between redundant channels.
  22. Adams Phillip M. (1466 Chandler Dr. Salt Lake City UT 84103), Systems and methods for FDC error detection and prevention.
  23. Lemoine Maurice G. (Redwood City CA) Pasdera Leonard A. (Redwood City CA), Timing error compensator.
  24. Veres James E. (Framingham MA) Stein James B. (Westboro MA) Beauchamp Robert W. (Milford MA) Kimmens Harold R. (Hudson MA) Baird David W. (Marlborough MA) Roman Michael J. (Westborough MA) Therrien D, Unique process for loading a microcode control store in a data processing system.
  25. George Glen A. (Pasadena CA) Whiting Douglas L. (S. Pasadena CA), Write operation with gating capability.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트