[특허]Formation of columnar application specific circuitry using a columnar programmable logic device

Formation of columnar application specific circuitry using a columnar programmable logic device 원문보기

IPC분류정보
국가/구분	United States(US) Patent 등록
국제특허분류(IPC7판)	G06F-017/50
출원번호	US-0541818 (2006-10-02)
등록번호	US-7478359 (2009-01-13)
발명자 / 주소	Bauer,Trevor J. Young,Steven P.
출원인 / 주소	Xilinx, Inc.
대리인 / 주소	Webostad,W. Eric
인용정보	피인용 횟수 : 0 인용 특허 : 34

초록 ▼

A columnar programmable logic device (PLD) design converted to a columnar application specific integrated circuit-like (ASIC-like) design is described. A user design is instantiated in a PLD having a columnar architecture associated with the columnar PLD design. The columnar architecture has adjacent columns of circuitry, and one or more of the columns of circuitry as associated with instantiation of the user design in the PLD are identified. At least a portion of one or more of the identified columns are swapped with application specific circuitry for implementing all or part of the user design for converting the columnar PLD design to the columnar ASIC-like design.

대표청구항 ▼

What is claimed is: 1. A method of converting a columnar programmable logic device (PLD) design to a columnar application specific integrated circuit-like (ASIC-like) design, the method comprising: obtaining a user design having been instantiated in a PLD having a columnar architecture associated with the columnar PLD design; the columnar architecture having a first column, a second column, and a third column of columns of circuitry which are adjacent to one another; the first column essentially consisting of input/output circuits being located adjacent to and between the second column and the third column of the columns of circuitry; and the second column and the third column not essentially consisting of the input/output circuits; wherein the input/output circuits are implemented without change as between the columnar PLD design and the ASIC-like design; identifying which of the columns of circuitry are associated with instantiation of the user design in the PLD; and swapping at least a portion of one or more columns of the columnar architecture with application specific circuitry for implementing an associated portion of the user design, the swapping for converting the columnar PLD design to the columnar ASIC-like design. 2. The method according to claim 1, further comprising: identifying one or more of the columns of circuitry which are not associated with the instantiation of the user design in the PLO, wherein the one or more of the columns of circuitry not associated with the instantiation of the user design in the PLD are unused after the instantiation of the user design in the PLD. 3. The method according to claim 2, wherein at least one of the one or more of the columns of circuitry identified as not being associated with the instantiation of the user design in the PLD is removed. 4. The method according to claim 3, wherein the at least one of the one or more of the columns of circuitry removed is replaced as part of the swapping. 5. The method according to claim 1, wherein the columnar architecture includes at least one input/output column of the columns of circuitry located adjacent to and between two other columns of the columns of circuitry which are interconnect columns. 6. The method according to claim 1, wherein at least the portion of the one or more columns of the columnar architecture swapped is at least a portion of one of a configurable logic column, a configurable logic element (CLE) column, or an interconnect column, and wherein the swapping includes column reordering.

이 특허에 인용된 특허 (34)

Holst John Christian ; Draper Donald A., Active power supply filter.
상세보기
Agrawal Om P. (San Jose CA) Moench Jerry D. (Austin TX), An I/O macrocell for a programmable logic device.
상세보기
McCubbrey,David L., Automated system for designing and developing field programmable gate arrays.
상세보기
Kenji Arai JP, Clock driver circuit and method of routing clock interconnections.
상세보기
Young,Steven P., Columnar floorplan.
상세보기
Bernard J. New ; Ralph D. Wittig ; Sundararajarao Mohan, Configurable logic element with expander structures.
상세보기
Ralph D. Wittig ; Sundararajarao Mohan ; Bernard J. New, Configurable lookup table for programmable logic devices.
상세보기
Singh,Satwant; Tsui,Cyrus, Delay-matched ASIC conversion of a programmable logic device.
상세보기
Langhammer, Martin; Starr, Gregory; Hwang, Chiao Kai, Devices and methods with programmable logic and digital signal processing regions.
상세보기
Hwang,Yean Yow; van Antwerpen,Babette; Yuan,Richard, Estimating quality during early synthesis.
상세보기
Schultz, David P., FPGA and embedded circuitry initialization and processing.
상세보기
Young Steven P. ; Chaudhary Kamal ; Bauer Trevor J., FPGA repeatable interconnect structure with hierarchical interconnect lines.
상세보기
Agrawal Om P. ; Moench Jerry D., Family of multiple segmented programmable logic blocks interconnected by a high speed centralized switch matrix.
상세보기
John A. Canaris, Hierarchical location constraints for programmable layouts.
상세보기
Seefeldt David F. (Palm Bay FL) Iacoponi Michael J. (Indian Harbor Beach FL) Vail ; Jr. David K. (Palm Bay FL), Hierarchical variable die size gate array architecture.
상세보기
Agrawal Om P. ; Landers George H. ; Schmitz Nicholas A. ; Moench Jerry D. ; Ilgenstein Kerry A., High density programmable logic device.
상세보기
Percey Andrew K. ; Bauer Trevor J. ; Young Steven P., Input/output interconnect circuit for FPGAs.
상세보기
Shimizu Atsushi (Ome JPX) Isomura Satoru (Ome MA JPX) Yamada Takeo (Boston MA) Kobayashi Tohru (Iruma JPX) Fujimura Yoshuhiro (Ome JPX) Ito Yuko (Ome JPX), Integrated circuit having alternate rows of logic cells and I/O cells.
상세보기
Luebs Richard J. (Fort Collins CO), Low skew clocking system for VLSI integrated circuits.
상세보기
Hauck, Lane, Method and an apparatus for synthesizing a programmable logic circuit.
상세보기
New,Bernard J., Method and apparatus for designing custom programmable logic devices.
상세보기
Guy Harlan Humphrey ; David Lawrence Linam ; Richard Alan Krzyzkowski, Method and apparatus for distributing clocks.
상세보기
Schultz David P. ; Young Steven P. ; Hung Lawrence C., Method and structure for reading, modifying and writing selected configuration memory cells of an FPGA.
상세보기
Nelson Stephen E. (Chippewa Falls WI) Duxstad David L. (Eau Claire WI) Flunker Galen C. (Menomonie WI), Method for adjusting clock skew.
상세보기
Baxter, Glenn A., Method for improving area in reduced programmable logic devices.
상세보기
Pasch Nicholas F., Method of fabricating a linearly continuous integrated circuit gate array.
상세보기
Byers Larry L. (Apple Valley MN) DeGarmo Randy L. (Oakdale MN), Multiple interval single phase clock.
상세보기
Giannella Piccolo G. (Saratoga CA), Programmable die size continuous array.
상세보기
Lee Fung Fung ; Cliff Richard G. ; Cope L. Todd,MYX ; McClintock Cameron R. ; Leong William ; Watson James A. ; Huang Joseph ; Ahanin Bahram, Programmable logic array integrated circuits.
상세보기
Mahoney John E. (San Jose CA), Structure and method for producing mask-programmed integrated circuits which are pin compatible substitutes for memory-c.
상세보기
Pawloski Martin B. (Scottsdale AZ), System and method for producing input/output expansion for single chip microcomputers.
상세보기
Duong Khue, Tile-based modular routing resources for high density programmable logic device.
상세보기
Ofer,Meged, Universal hardware device and method and tools for use therewith.
상세보기
Cory, Warren E.; Verma, Hare K.; Ghia, Atul V.; Sasaki, Paul T.; Menon, Suresh M., Variable data width operation in multi-gigabit transceivers on a programmable logic device.
상세보기

내보내기 메뉴

내보내기 구분

파일저장
인쇄
메일전송

구성항목

기본정보
상세정보

관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표IPC

저장형식

Text(ASCII format)
Excel format
PIAS분석(.xls)

메일정보

받는사람 (필수): @
보내는사람 (선택): @
제목
내용: KISTI 검색결과 이메일 서비스

안내

총 건의 자료가 검색되었습니다.

다운받으실 자료의 인덱스를 입력하세요. (1-10,000)

검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다.

데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요)

다운로드 파일은 UTF-8 형태로 저장됩니다.
파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오.

Text(ASCII format)
Excel format

AI-Helper ※ AI-Helper는 을 사용합니다.

AI-Helper

안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

IPC	Description
A	생활필수품
A62	인명구조; 소방(사다리 E06C)
A62B	인명구조용의 기구, 장치 또는 방법(특히 의료용에 사용되는 밸브 A61M 39/00; 특히 물에서 쓰이는 인명구조 장치 또는 방법 B63C 9/00; 잠수장비 B63C 11/00; 특히 항공기에 쓰는 것, 예. 낙하산, 투출좌석 B64D; 특히 광산에서 쓰이는 구조장치 E21F 11/00)
A62B-1/08	.. 윈치 또는 풀리에 제동기구가 있는 것

연합인증

Formation of columnar application specific circuitry using a columnar programmable logic device 원문보기

초록 ▼

대표청구항 ▼

연구과제 타임라인

이 특허에 인용된 특허 (34)

관련 콘텐츠

특허 원문 보기

IPC 상위 출원인

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표IPC 관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 공고번호, 공고일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표출원인, 출원인국적, 출원인주소, 발명자, 발명자E, 발명자코드, 발명자주소, 발명자 우편번호, 발명자국적, 대표IPC, IPC코드, 요약, 미국특허분류, 대리인주소, 대리인코드, 대리인(한글), 대리인(영문), 국제공개일자, 국제공개번호, 국제출원일자, 국제출원번호, 우선권, 우선권주장일, 우선권국가, 우선권출원번호, 원출원일자, 원출원번호, 지정국, Citing Patents, Cited Patents
저장형식	Text(ASCII format) Excel format PIAS분석(.xls)
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증

Formation of columnar application specific circuitry using a columnar programmable logic device 원문보기

초록 ▼

대표청구항 ▼

연구과제 타임라인

전체(0) 논문(0) 특허(0) 보고서(0)

전체(0) 논문(0) 특허(0) 보고서(0)

이 특허에 인용된 특허 (34)

관련 콘텐츠

특허 원문 보기

IPC 상위 출원인

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트