$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Metal capped copper interconnect

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-029/40
출원번호 US-0376199 (2006-03-16)
등록번호 US-7495338 (2009-02-24)
발명자 / 주소
  • Lane,Michael
  • Chiras,Stefanie R.
  • Spooner,Terry A.
  • Rosenberg,Robert
  • Edelstein,Daniel C.
출원인 / 주소
  • International Business Machines Corporation
대리인 / 주소
    Connolly Bove Lodge & Hutz LLP
인용정보 피인용 횟수 : 1  인용 특허 : 10

초록

A conducting material comprising: a conducting core region comprising copper and from 0.001 atomic percent to 0.6 atomic percent of one or more metals selected from iridium, osmium and rhenium; and an interfacial region. The interfacial region comprises at least 80 atomic percent or greater of the o

대표청구항

We claim: 1. A conducting material comprising: a conducting core region comprising copper and from 0.001 atomic percent to 0.6 atomic percent of one or more metals selected from the group consisting of iridium, osmium and rhenium; and an interfacial region, wherein the interfacial region comprises

이 특허에 인용된 특허 (10)

  1. Daniel Charles Edelstein ; James McKell Edwin Harper ; Chao-Kun Hu ; Andrew H. Simon ; Cyprian Emeka Uzoh, Copper interconnection structure incorporating a metal seed layer.
  2. Edelstein Daniel Charles ; Harper James McKell Edwin ; Hu Chao-Kun ; Simon Andrew H. ; Uzoh Cyprian Emeka, Copper interconnection structure incorporating a metal seed layer.
  3. Lee Chwan-Ying,TWX ; Huang Tzuen-Hsi,TWX, Integrated circuit inductor structure formed employing copper containing conductor winding layer clad with nickel contai.
  4. Nguyen Tue ; Hsu Sheng Teng, Low resistance contact between integrated circuit metal levels and method for same.
  5. Paranjpe, Ajit P.; Moslehi, Mehrdad M.; Bubber, Randhir S.; Velo, Lino A., Method for fabricating a semiconductor chip interconnect.
  6. Ajit P. Paranjpe ; Mehrdad M. Moslehi ; Lino A. Velo ; Thomas R. Omstead ; David R. Campbell, Sr. ; Zeming Liu ; Guihua Shang, Method for forming a copper film on a substrate.
  7. Nogami Takeshi ; Dubin Valery ; Cheung Robin, Method of electroplating a copper or copper alloy interconnect.
  8. Kawai Michifumi,JPX ; Satoh Ryohei,JPX ; Yamada Osamu,JPX ; Matsuda Eiji,JPX ; Ishino Masakazu,JPX ; Inoue Takashi,JPX ; Sotokawa Hideo,JPX ; Kyoui Masayuki,JPX, Multilayer substrates methods for manufacturing multilayer substrates and electronic devices.
  9. Ting Chiu ; Dubin Valery, Plated copper interconnect structure.
  10. Zhang Jiming ; Denning Dean J., Process for forming a semiconductor device.

이 특허를 인용한 특허 (1)

  1. Yang, Chih-Chao; Spooner, Terry A.; van der Straten, Oscar, Interconnect structure containing non-damaged dielectric and a via gouging feature.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트