[특허]Frequency doubler device

Commissariat a l'Energie Atomique

검색어에 아래의 연산자를 사용하시면 더 정확한 검색결과를 얻을 수 있습니다.
검색연산자

검색도움말
검색연산자	기능	검색시 예
()	우선순위가 가장 높은 연산자	예1) (나노 (기계 \| machine))
공백	두 개의 검색어(식)을 모두 포함하고 있는 문서 검색	예1) (나노 기계) 예2) 나노 장영실
\|	두 개의 검색어(식) 중 하나 이상 포함하고 있는 문서 검색	예1) (줄기세포 \| 면역) 예2) 줄기세포 \| 장영실
!	NOT 이후에 있는 검색어가 포함된 문서는 제외	예1) (황금 !백금) 예2) !image
*	검색어의 *란에 0개 이상의 임의의 문자가 포함된 문서 검색	예) semi*
""	따옴표 내의 구문과 완전히 일치하는 문서만 검색	예) "Transform and Quantization"

과학기술 지식인프라 ScienceON

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

특허 상세정보

MyON담기

내보내기 페이스북 공유 트위터 공유 카카오톡 공유

Frequency doubler device

특허상세정보
국가/구분	United States(US) Patent 등록
국제특허분류(IPC7판)	H03B-019/00
미국특허분류(USC)	327/122; 327/119; 327/116
출원번호	UP-0721902 (2005-12-08)
등록번호	US-7579884 (2009-09-08)
우선권정보	FR-04 13352(2004-12-15)
국제출원번호	PCT/FR05/003081 (2005-12-08)
§371/§102 date	20070924 (20070924)
국제공개번호	WO06/064110 (2006-06-22)
발명자 / 주소	Masson, Gilles
출원인 / 주소	Commissariat a l'Energie Atomique
대리인 / 주소	Brinks Hofer Gilson & Lione
인용정보	피인용 횟수 : 1 인용 특허 : 7

초록
▼

A frequency doubler circuit includes first and second arrangements of switches connected to the positive and negative inputs of a comparator, respectively, and arranged in such a way that first and third voltages during the first phase of a reference clock signal and second and fourth voltages during a second phase opposite to the first phase are applied to the positive and negative inputs, where the first and second voltages and the third and fourth voltages are shifted with respect to each other at a half-period of the reference clock signal and the ra...

대표
청구항
▼

The invention claimed is: 1. A frequency doubler device configured to receive an input signal at a reference frequency and to deliver an output clock signal having a frequency twice that of the reference frequency and having a chosen duty cycle, the frequency doubler device comprising an exclusive OR gate having a first input receiving a first clock signal at the reference frequency, a second input receiving a second clock signal at the same frequency as the first clock signal and offset relative to said first clock signal by a chosen offset determining the duty cycle, and an output delivering the output clock signal with a frequency twice the reference frequency; wherein the device further comprises a first block comprising: a D flip-flop having a D input, an output linked to the second input of the exclusive OR gate to apply the second clock signal to the input, and an inverse output linked to the D input, a comparator having a positive input, a negative input and an output controlling the D flip-flop, first and second arrangements of switches respectively linked to the positive and negative inputs of the comparator, and controlled by a first control signal substantially in phase with the input signal and a second control signal at least partially the reverse of the first control signal to apply respectively, to said positive and negative inputs, either first and third voltages, or second and fourth voltages, wherein the first, second, third and fourth voltages are voltage ramps, four voltage ramp generation devices for the first, second, third and fourth voltages, each voltage ramp generation device comprising a current source in series with a capacitor between a power supply voltage and a reference voltage and a reset switch in parallel with the capacitor, the current sources of the third and fourth voltage ramp generation devices presenting a current ratio k relative to the current sources of the first and second voltage ramp generation devices, wherein the opening of the reset switches of the first and fourth voltage ramp generation devices and the opening of the reset switches of the second and third voltage ramp generation devices being controlled by third and fourth control signals substantially the reverse of each other and in phase or in phase opposition with the first and second control signals, wherein the first and second voltages relative to the third and fourth voltages are offset by a half-period of the input signal, and wherein the ratio of the slopes of the first and second voltage ramps relative to the slopes of the third and fourth voltage ramps are determined by the chosen current ratio (k), where the current ratio is chosen according to the chosen duty cycle. 2. The device according to claim 1, wherein the first clock signal applied to the exclusive OR gate and the fourth control signal comprise the same signal. 3. The device according to claim 1, further comprising a second block, wherein the first clock signal applied to the exclusive OR gate is generated by the second block, and wherein the second block comprises a comparator, a flip-flop, arrangements of switches and voltage ramp generation devices, wherein the first and second blocks are connected to a control signal generation block receiving the input signal and delivering the first, second, third, and fourth control signals from the input signal. 4. The device according to claim 1, wherein the first and second control signals are non-overlapping clock signals. 5. The device according to claim 1 further comprising first and second chains of NOT gates preceded by a NOR gate and a NAND gate, respectively, wherein the input signal is applied to a first input of the NOR and NAND gates, respectively, wherein the output of the first chain is applied to a second input of the NAND gate and the output of the second chain is applied to a second input of the NOR gate. 6. The device according to claim 5, wherein the fourth control signal is delivered by a delay cell receiving the second control signal. 7. The device according to claim 6, wherein the third control signal is delivered by a NOT gate receiving the fourth control signal. 8. The device according to claim 1, wherein the first arrangement of switches comprises first and second switches respectively receiving the first and second voltages, and the outputs of which are connected to the positive input of the comparator, wherein the second arrangement of switches comprises third and fourth switches respectively receiving the third and fourth voltages, and the outputs of which are connected to the negative input of the comparator, and wherein the first and third switches are controlled by the first control signal and the third and fourth switches are controlled by the second control signal. 9. The device according to claim 1, wherein the reset switch of the first voltage ramp generation device is controlled by the third control signal and the reset switch of the second ramp voltage generation device is controlled by the fourth control signal. 10. The device according to claim 1, wherein the reset switches of the third and fourth voltage generation devices are controlled by signals delivered by AND gates to which are applied the output signal from the comparator and, respectively, the third and fourth control signals. 11. A magnetic field measuring circuit comprising a flux-gate magnetic sensor produced in microelectronic technology, an electronic excitation circuit of the sensor receiving an input signal, and a synchronous detection system comprising a frequency doubler device according to any one of claims 1 to 10, to which the input signal is applied.

이 특허에 인용된 특허 (7)

이 특허를 인용한 특허 (1)

Berens, Michael T.; McQuirk, Dale J., Clock doubling circuit and method of operation.

IPC 상위 출원인

내보내기

상세정보
내보내기 구분	파일저장 인쇄 메일전송
구성항목	관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표IPC 관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 공고번호, 공고일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표출원인, 출원인국적, 출원인주소, 발명자, 발명자E, 발명자코드, 발명자주소, 발명자 우편번호, 발명자국적, 대표IPC, IPC코드, 요약, 미국특허분류, 대리인주소, 대리인코드, 대리인(한글), 대리인(영문), 국제공개일자, 국제공개번호, 국제출원일자, 국제출원번호, 우선권, 우선권주장일, 우선권국가, 우선권출원번호, 원출원일자, 원출원번호, 지정국, Citing Patents, Cited Patents
저장형식	Text(ASCII format) Excel format PIAS분석(.xls)
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	> 총 건의 자료가 검색되었습니다. > 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) > 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. > 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) > 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오 > ~ > Text(ASCII format) Excel format

과학기술 지식인프라 ScienceON

ScienceON Chatbot

연합인증

특허 상세정보

Frequency doubler device

초록
▼

대표
청구항
▼

이 특허에 인용된 특허 (7)

이 특허를 인용한 특허 (1)

IPC 상위 출원인

과제정보

상세정보조회

원문조회

IPC 상세정보(version : 201201)

연구과제 성과물(0)

참여연구원의 다른 문헌(0)

처리중입니다.

잠시만 기다려주세요.

ScienceON Chatbot

연합인증

특허 상세정보

Frequency doubler device

초록 ▼

대표청구항 ▼

이 특허에 인용된 특허 (7)

이 특허를 인용한 특허 (1)

IPC 상위 출원인

과제정보

상세정보조회

원문조회

IPC 상세정보(version : 201201)

연구과제 성과물(0)

참여연구원의 다른 문헌(0)

처리중입니다.

잠시만 기다려주세요.

초록
▼

대표
청구항
▼